XPC8260VVHFBC

–LRU更换算法

-符合PowerPC体系结构的内存管理单元（MMU）
-通用片上处理器（COP）测试接口
-高性能（300 MHz时为6.6–7.65 SPEC95基准；无
内联和1.90 Dhrystone MIPS/MHz
-支持数据缓存一致性的总线侦听
-浮点单元（FPU）
•内部逻辑和I/O的独立电源
•G2核心和CPM的单独PLL
-G2核心和CPM可以以不同频率运行，以实现功率/性能优化
-提供1.5:1、2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1比率的内部核心/总线时钟乘法器
-内部CPM/总线时钟乘法器，提供2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1的比率
•64位数据和32位地址60x总线
-总线支持多个主设计
-支持单拍和四拍突发传输
-64、32、16和8位端口大小由片上存储器控制器控制
-支持数据奇偶校验或ECC和地址奇偶校验
•32位数据和18位地址本地总线
-单个主总线，支持外部从设备
-八拍突发传输
-32、16和8位端口大小由片上存储器控制器控制
•60x至PCI桥接器（仅限MPC8265和MPC8266）
-可编程主机桥和代理
-32位数据总线，66 MHz，3.3 V
-同步和异步60x和PCI时钟模式
-外部PCI主机可用的所有内部地址空间
-用于内存块传输的DMA
-PCI-60x地址重新映射
•系统接口单元（SIU）
-时钟合成器
-重置控制器
-实时时钟（RTC）寄存器
-周期中断计时器
-硬件总线监视器和软件看门狗计时器
-IEEE标准1149.1™ 标准JTAG测试接入端口
•十二组存储器控制器
-SRAM、页模式SDRAM、DRAM、EPROM、Flash和其他用户可定义的无胶接口
外围设备
-字节写入启用和可选奇偶校验生成
-符合PowerPC体系结构的内存管理单元（MMU）
-通用片上处理器（COP）测试接口
-高性能（300 MHz时为6.6–7.65 SPEC95基准；无
内联和1.90 Dhrystone MIPS/MHz
-支持数据缓存一致性的总线侦听
-浮点单元（FPU）
•内部逻辑和I/O的独立电源
•G2核心和CPM的单独PLL
-G2核心和CPM可以以不同频率运行，以实现功率/性能优化
-提供1.5:1、2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1比率的内部核心/总线时钟乘法器
-内部CPM/总线时钟乘法器，提供2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1的比率
•64位数据和32位地址60x总线
-总线支持多个主设计
-支持单拍和四拍突发传输
-64、32、16和8位端口大小由片上存储器控制器控制
-支持数据奇偶校验或ECC和地址奇偶校验
•32位数据和18位地址本地总线
-单个主总线，支持外部从设备
-八拍突发传输
-32、16和8位端口大小由片上存储器控制器控制
•60x至PCI桥接器（仅限MPC8265和MPC8266）
-可编程主机桥和代理
-32位数据总线，66 MHz，3.3 V
-同步和异步60x和PCI时钟模式
-外部PCI主机可用的所有内部地址空间
-用于内存块传输的DMA
-PCI-60x地址重新映射
•系统接口单元（SIU）
-时钟合成器
-重置控制器
-实时时钟（RTC）寄存器
-周期中断计时器
-硬件总线监视器和软件看门狗计时器
-IEEE标准1149.1™ 标准JTAG测试接入端口
•十二组存储器控制器
-SRAM、页模式SDRAM、DRAM、EPROM、Flash和其他用户可定义的无胶接口
外围设备
-字节写入启用和可选奇偶校验生成
–透明
–UART（低速运行）
-一个与MPC860 SPI相同的串行外围接口
-一个内部集成电路（I2
C） 控制器（与MPC860 I2相同
C控制器）
–Microwire兼容
–多主、单主和从模式
-多达八个TDM接口（MPC8255上有四个）
–支持两组四个TDM信道，共八个TDM
–2048字节的SI RAM
–位或字节分辨率
–独立的发送和接收路由，帧同步
–支持T1、CEPT、T1/E1、T3/E3、脉冲编码调制高速公路、ISDN基本速率、ISDN
一次速率、Freescale芯片间数字链路（IDL）、通用电路接口（GCI）和
用户定义的TDM串行接口
-八个独立的波特率发生器和20个输入时钟引脚，
SCC、SMC和串行通道
-四个独立的16位定时器，可作为两个32位定时器互连
MPC826xA系列的其他功能如下：
•每分钟
-32 KB双端口RAM
-附加MCC主机命令
-TDM和FCC2之间的八个传输会聚（TC）层，以支持
ATM功能的反向多路复用（IMA）（仅限MPC8264和MPC8266）
•CPM复用
-FCC2也可以连接到TC层。
•TC层（仅限MPC8264和MPC8266）
-8个TDM信道中的每一个都在硬件中路由到TC层块
–SI可以丢弃特定于协议的开销位或将其路由到其他控制器
–执行ATM TC层功能（根据ITU-T I.432）
–发送（Tx）更新
-细胞HEC生成
-使用自同步扰频器的有效载荷扰频（用户可编程）
-Coset生成（用户可编程）
-通过插入空闲/未分配的信元的信元速率
–接收（Rx）更新
-使用逐位HEC检查和可编程ALPHA和DELTA进行单元描绘
描绘状态机的参数
-使用自同步扰频器（用户可编程）的有效载荷解扰

-Coset移除（用户可编程）
-过滤空闲/未分配的单元（可由用户编程）
-执行HEC错误检测和单位错误校正（可由用户编程）
-生成单元描绘状态/中断丢失（LOC/LCD）
-使用FCC2（UTOPIA 8）操作
-提供串行环回模式
-提供细胞回声模式
-支持两种FCC传输模式
–外部速率模式空闲单元由FCC（微码）生成以控制数据速率。
–内部速率模式（子速率）-FCC仅使用所需的数据速率传输数据单元。
TC层生成空闲/未分配的信元以保持线路比特率。
-支持TC层和PMD-WIRE接口（根据ATM论坛af-phy-0063.000）
-用于性能监视的单元计数器
–16位计数器计数
-HEC误差单元
-HEC单位错误和校正单元
-已筛选空闲/未分配的单元格
-发送空闲/未分配的信元
-传输的ATM信元
-接收的ATM信元
–计数器过期时，可屏蔽中断被发送到主机
-超限（Rx单元FIFO）和欠载（Tx单元FIFO）条件产生可屏蔽中断
-可以E1和DS-1速率运行。此外，xDSL应用程序的比特率高达10 Mbps
支持
•PCI桥接器（仅限MPC8265和MPC8266）
-符合PCI规范第2.2版，支持高达66 MHz的频率
-芯片内仲裁
-支持PCI到60倍内存和60倍内存到PCI流
-PCI主机桥或外围设备功能
-包括用于以下传输的4个DMA通道：
–PCI-60x至60x至PCI
–60x到PCI到PCI-60x
–PCI-60x至PCI-60x
–60x至PCI至60x至
-包括所有配置寄存器（从EPROM自动加载
并用于配置MPC8265）以及消息和
门铃登记器
-支持I2O标准
-热交换友好（支持PICMG 2.1 R1.0定义的热交换规范
1998年8月3日）
-支持66 MHz、3.3 V规格
-60x PCI总线核心逻辑，使用缓冲池为每个端口分配缓冲区
-利用本地总线信号，因此不需要额外的引脚
2电气和热特性
本节提供MPC826xA的交流和直流电气规格和热特性

特色