MPC8260AZUPJDB PowerQUICC®II™ 是为电信和网络市场设计的高级集成通信处理器。
MPC8260AZUPJDB现在提供浮点支持。
MPC8260AZUPJDB PowerQUICC II可以最好地描述为下一代MPC860 PowerQUIC®，在设备操作的所有领域提供更高的性能，包括更大的灵活性、扩展的功能和更高的集成度。
与MPC860一样，MPC8260AZUPJDB集成了两个主要组件，嵌入式G2核心和通信处理器模块（CPM）。这种双处理器架构比传统架构消耗更少的功率，因为CPM从嵌入式G2核心卸载了外围任务。CPM同时支持三个快速串行通信控制器（FC）、两个多通道控制器（MCC）、四个串行通信控制器、两个串行管理控制器（SMC）、一个串行外围接口（SPI）和一个I2C接口。G2核心和CPM的结合，以及MPC8260的多功能性和性能，为客户提供了开发网络和通信产品的巨大潜力，同时大大缩短了市场开发阶段。
特色
- 100 MHz时190 MIPS（Dhrystone 2.1）
- 266 MHz时505 MIPS（Dhrystone 2.1）
- 300 MHz时为570 MIPS（Dhrystone 2.1）
- 高性能超标量微处理器
- 禁用CPU模式
- 支持NXP®外部二级缓存芯片（MPC2605）
- 改进的低功耗内核
- 16 KB数据和16 KB指令缓存，四路集合关联
- 内存管理单元
- 浮点单元已启用
- 通用片上处理器（COP）
- 系统集成单元（SIU）
- 内存控制器，包括两个专用SDRAM机器
- 高达66 MHz的PCI（在后续版本中提供）
- 硬件总线监视器和软件看门狗计时器
- IEEE 1149.1 JTAG测试访问端口
- 工作频率高达133、166或200 MHz的高性能通信处理器模块（CPM）
- G2核心和CPM可能以不同的频率运行
- 并行I/O寄存器
- 板载32 KB双端口RAM
- 两个多通道控制器（MCC），每个支持128条全双工、64 Kbps、HDLC线路
- 虚拟DMA功能
- 三个FC支持：
- 最高155 Mbps ATM SAR（最多两个）（AAL0、AAL1、AAL2、AAL5）
- 10/100 Mbps以太网（最多三个）（IEEE 802.3X，带流量控制）
- 45 Mbps HDLC/透明（最多三个）
- 两种总线架构：一个64位60x总线和一个32位PCI或本地总线
- 两个UTOPIA 2级主/从端口，均支持多PHY。
- 三个MII接口
- 八个TDM接口（T1/E1），两个TDM端口可以无胶连接到T3/E3
- 1.8V或2.0V内部和3.3V I/O
- 300 MHz功耗：2.5 W
- 480 TBGA封装（37.5 mm x 37.5 mm）
