概述
MPC825LZU266D集成处理器由外围逻辑块和32位超标量MPC603e内核组成
外围逻辑集成了PCI桥、双通用异步接收机/发射机（DUART）、存储器控制器、DMA控制器、PIC中断控制器、消息单元（和I2O接口）和I2C控制器。处理器核心是一个功能齐全的高性能处理器，具有浮点支持、内存管理、16 KB指令缓存、16 KB数据缓存和电源管理功能。该集成降低了嵌入式系统所需的整体封装要求和分立器件的数量。
内部外围逻辑总线将处理器核心连接到外围逻辑。核心可以在各种频率下工作，允许设计者以性能和功耗进行权衡。处理器核心由参考外围逻辑PLL的独立PLL计时。这允许微处理器和外围逻辑块在保持同步总线接口的同时以不同的频率操作。该接口使用64位或32位数据总线（取决于存储器数据总线宽度）和32位地址总线以及控制信号，以使处理器和外围逻辑之间的接口能够优化性能。当启用窥探模式时，对MPC8245LZU266D存储器空间的PCI访问被传递到处理器总线以进行窥探。
通用处理器核心和外围逻辑为各种嵌入式应用提供服务。MPC825LZU266D可以用作PCI主机或PCI代理控制器。
特征
MPC825LZU266D的主要特点如下：
·处理器核心
-高性能、超标量处理器内核
-整数单元（IU）、浮点单元（FPU）（软件启用或禁用）、加载/存储单元（LSU）、系统寄存器单元（SRU）和分支处理单元（BPU）
-16 KB指令缓存
-16 KB数据缓存
-可锁定LI缓存整个缓存或以每种方式最多四种方式中的三种方式
-动态电源管理：60倍小睡、打盹和睡眠模式
—外围逻辑
-外围逻辑总线
-各种工作频率和总线分频器比率
-32位地址总线、64位数据总线
-全内存一致性
-用于外围逻辑总线访问流水线的去耦地址和数据总线
-在PCI写入的外围逻辑总线上存储收集
—内存接口
-高达2 GB的SDRAM内存
-到SDRAM的高带宽数据总线（32或64位）
-支持SDRAM的可编程定时
-一到八组16、64、128、256或512 Mbit存储设备
-PCI和处理器访问的写缓冲
-正常奇偶校验、读修改写（RMW）或ECC
-内存接口和处理器之间的数据路径缓冲
-低压TTL逻辑（LVTTL）接口
-272 MB的基本和扩展ROM/Flash/PortX空间
-用于8位数据路径或与SDRAM数据路径相同大小（32或64位）的基本ROM空间
-用于8、16位、32位采集数据路径、32位或64位（宽）数据路径的扩展ROM空间
-端口X:8、16、32或64位通用I/O端口，使用ROM控制器接口，具有可编程地址选通定时、数据就绪输入信号（DRDY）和4个芯片选择
一32位PCI接口工作频率高达66MHz
-PCI 2.2兼容
-PCI 5.0-V公差
-64位PCI寻址的双地址周期（DAC）（仅限主机）
-访问PCI内存、I/O和配置空间
-可选择的大端或小端操作
-存储处理器到PCI写和PCI到内存写访问的收集
-PCI读访问的内存预取
-可选择的硬件强制一致性
-PCI总线仲裁单元（五个请求/授权对）
-PCI代理模式功能
-具有两个入站和出站单元（ATU）的地址转换
-可从PCI访问的内部配置寄存器
—双通道集成DMA控制器（不支持写入ROM/PortX）
-直接模式或链接模式（DMA传输的自动链接）
-散点收集读取或写入不连续内存
-每个通道64字节传输队列
-在完成的段、链和错误上中断
-消息单元
-两个门铃登记器
-两个入站和两个出站消息传递寄存器
-I20消息接口
—1PC控制器，具有完全的主/从支持，可接受广播消息
-本地到本地内存
—可编程中断控制器（PIC）
-五个硬件中断（IRQ）或16个串行中断
-四个带级联的可编程定时器
—两个（双）通用异步接收机/发射机（UART）
—集成PCI总线和SDRAM时钟生成
—可编程PCI总线和存储器接口输出驱动器
·系统级性能监控设施
·调试功能
—内存属性和PCI属性信号
—调试地址信号
—MMV信号标记存储器总线上的有效地址和数据总线周期
—具有监视点功能的可编程输入和输出信号
—数据路径上的错误注入/捕获
—IEEE标准1149.1？（JTAG）/测试接口
特色
- 32位PCI接口，工作频率高达66 MHz
- 内存控制器提供SDRAM支持高达133 MHz的操作，支持高达2 GB
- 通用I/O和ROM接口支持
- 支持链接的双通道DMA控制器
- 具有I2O消息支持功能的消息单元
- 行业标准I2C接口
- 带多个定时器和计数器的可编程中断控制器
- 16550兼容DUART
典型应用
- 路由器/交换机
- 多信道调制解调器
- 网络存储
- 图像显示系统
- 企业I/O处理器
- 互联网接入设备（IAD）
- RAID系统的磁盘控制器
- 复印机/打印机板控制
处理器核心和片上外围逻辑功能
- MPC603e处理器核心
- 高性能、超标量处理器内核
- 浮点单元、整数、加载/存储、系统寄存器和分支处理单元
- 16K指令缓存、16K数据缓存
- 一级缓存的可锁定部分
- 动态电源管理
- 与基于Power Architecture技术构建的处理器兼容的软件
片上外围逻辑
- 内存接口
- 133 MHz内存总线能力
- 可编程定时EDO DRAM或SDRAM
- 到DRAM的高带宽总线（32/64位数据总线）
- 支持一到八个16、64、128、256或512 Mbit DRAM存储体，以及最多四个256 Mbit SDRAM存储体
- 支持1 Mbyte至2 Gbyte DRAM内存
- 连续内存映射
- 256 MB的ROM空间
- 8位、16位、32位或64位ROM
- 支持写入闪存的总线宽度
- 读修改写奇偶校验支持（可选）
- ECC支持（可选）
- SDRAM、DRAM缓冲数据路径
- 数据路径上的错误注入/捕获
- LVTTL兼容
- 端口X:8位、32位或64位通用I/O端口使用带地址选通的ROM控制器接口
- 32位PCI接口，工作频率高达66 MHz
- PCI 2.2兼容
- PCI 5.0 V耐受
- 支持PCI锁定的内存访问
- 支持访问所有PCI地址空间
- 可选择的大端或小端操作
- 存储处理器到PCI写入和PCI到内存写入的收集
- PCI读访问的内存预取
- 奇偶校验支持（可选）
- 可选择的硬件强制一致性
- PCI总线仲裁单元（5个请求/授权对
- PCI代理模式功能
- 地址转换单元（ATU）
- 运行时寄存器访问
- PCI配置寄存器访问
- 双通道集成DMA控制器
- 支持直接或链接模式
- 散点聚集
- 在完成的段、链和错误上中断
- 本地到本地内存
- PCI到PCI存储器
- PCI到本地存储器
- PCI内存本地
- 消息单元
- （I2O）智能输入/输出消息控制器
- 两个门铃登记器
- 入站和出站消息传递寄存器
- （I2C）集成电路间控制器
- 完全主/从支持
- 嵌入式可编程中断控制器（EPIC）
- 五个硬件中断（IRQ）或16个串行中断
- 四个可编程定时器
- 集成PCI总线和SDRAM时钟生成
- 可编程存储器和PCI总线驱动程序
- 调试功能
- 监视点监视器
- 内存属性和PCI属性信号
- 用于电路内硬件调试的JTAG/COP通用板载处理器
- 双UART
- 16550兼容
（图片：引出线）
