超标量MC68060代表了摩托罗拉微处理器产品的新系列。第一代M68060产品线由MC68060、MC68LC060和MC68EC060组成。所有三个微处理器在66MHz下提供超过100 MIPS的超标量整数性能。MC68060配备了浮点单元（FPU）和内存管理单元（MMU），用于高性能嵌入式控制和桌面应用。对于成本敏感的嵌入式控制和桌面应用，其中需要MMU，但FPU的额外成本不合理，MC68LC060以低成本提供高性能。MC68EC060专门为低成本嵌入式控制应用而设计，它消除了FPU和MMU，允许设计者利用MC68060的性能，同时避免了不必要的功能成本。在本产品简介中，除非另有说明，否则对MC68060的所有引用也指MC68LC060和MC68EC060。
MC68060利用了RISC设计所使用的许多相同性能增强功能，并提供了创新的架构技术，为M68000系列提供了新的性能水平。MC68060在单片硅上集成了250万个晶体管，采用了深流水线、双问题超标量执行、分支缓存、高性能浮点单元（仅限MC68060）、片上指令和数据缓存各8 KB，以及双片上按需分页MMU（仅限MC 68060和MC68LC060）。MC68060允许在每个时钟期间同时执行两个整数指令（或整数和浮点指令）和一个分支指令。
MC68060具有完整的哈佛内部架构。指令和数据缓存旨在支持每个时钟上的并发指令获取、操作数读取和操作数写入引用。可以冻结单独的8 KB指令和8 KB数据缓存，以防止对时间关键的代码或数据进行分配。缓存的独立性允许指令流获取、数据流获取和外部访问与指令执行同时发生。操作数数据缓存为四路存储体，允许每个时钟同时进行读写访问。
非常高带宽的内部存储器系统加上M68000系列代码的紧凑特性，使得MC68060即使在使用低成本存储器（如32位宽动态随机存取存储器系统）操作时，也能实现极高的性能水平。
指令通过四级指令获取管道从内部缓存或外部存储器获取。MC68060可变长度指令系统被内部解码为固定长度表示，并被引导到指令缓冲器中。指令缓冲器充当FIFO，在指令获取单元和操作数执行单元之间提供去耦机制。固定格式指令被分派到双四级流水线RISC操作数执行引擎，然后在那里执行。
分支缓存在实现MC68060的高性能水平方面也发挥着重要作用。它的实现使得大多数分支在零周期内执行。使用称为分支折叠的技术，分支缓存允许指令获取管道在流的变化影响指令执行引擎之前检测并更改指令预取流，从而最大限度地减少了管道重新填充的需要。
除了显著的成本和性能优势外，MC68060还具有功耗和电源管理方面的优势。MC68060通过采用全静态设计、动态电源管理和低电压操作，自动将功耗降至最低。它会自动关闭不需要的内部功能块。显然，MC68060的功耗可以从操作系统控制。尽管MC68060在较低的工作电压下工作，但它直接与3V和5V外围设备和逻辑连接。
与M68000系列完全兼容的代码允许设计师利用现有代码和过去的经验，快速将产品推向市场。此外，还有大量成熟的开发工具，包括实时内核、操作系统、语言和应用程序，以帮助产品设计。MC68060提供的功能使其成为一系列高性能嵌入式应用程序和计算应用程序的理想选择。凭借M68000系列代码兼容性，MC68060为几乎所有现有的MC68040应用程序提供了一系列升级机会。
（图片：引出线）
