TSB12LV01BIPZTEP

TSB12LV01BIPZTEP是一种IEEE 1394-1995标准（从现在起仅称为1394）高速串行总线链路层控制器，可方便地集成到I/O子系统中。TSB12LV01BIPZTEP提供高性能IEEE 1394-1995接口，能够在32位主机总线、1394 PHY链路接口和连接到本地总线接口的外部设备之间传输数据。1394 PHY链路接口提供到1394物理（PHY）层设备的连接，并由链路层控制器（LLC）支持。LLC提供在FIFO和PHY链路接口之间以100Mbit/s、200Mbit/s和400Mbit/s的速率发送和接收1394分组数据的控制。TSB12LV01BIPZTEP发送和接收正确格式化的1394数据包，并生成和检查32位循环冗余校验（CRC）。TSB12LV01BIPZTEP能够作为周期主控器，并支持在两个信道上接收同步数据。TSB12LV01BIPZTEP具有通用的32位主机总线接口，可连接到大多数32位主机。LLC还提供从物理层设备接收状态并通过应用软件访问物理层控制和状态寄存器的能力。提供了一个内部2K字节存储器，它可以配置为多个可变大小的FIFO，并且不需要外部FIFO。用户可以配置单独的FIFO以支持通用1394接收、异步传输和同步传输传输操作。这些功能通过适当调整通用接收FIFO（GRF）、异步发送FIFO（ATF）和同步发送FIFO（ITF）的大小来实现。

TSB12LV01BIPZTEP是TSB12LVO1A的修订版，具有功能增强和修正。它与TSB12LV01A引脚对引脚兼容，具有以下限制。它也是与下面提到的扩展兼容的软件。

TSB12LV01A的所有勘误表项目均已修复，并进行了以下功能增强：

• 在CFR地址40h和44h添加了两个新的内部寄存器。第3.2节描述了40h处的主机总线控制寄存器和44h处的多路复用器控制寄存器。
• 增加了三个可编程通用输出引脚。第1.3节提供了详细说明。
• 进行了几次引脚更改。参考TSB12LV01A至TSB12LVO1BIPZTEP过渡文件，TI文献编号SLLA081，日期为2000年5月。

然而，TSB12LV01A设备中不存在三个限制：

• 如果占空比距离50-50点小于5%（即占空比必须在45-55%（含45-55%）范围内），则TSB12LV01BIPZTEP只能在50 MHz主机接口时钟（BCLK）下工作。对于47 MHz或以下的主机时钟频率，40-60%的占空比时钟是可接受的。
• TSB12LV01BIPZTEP在PHY链路接口上没有总线保持单元。
• 由于移除了总线保持单元，ISO引脚（引脚69）被替换为TSB12LV01B上的Vcc引脚。

本文档并非用作1394的教程；关于1394高速串行总线的详细信息，用户参考IEEE 1394-1995串行总线标准。

特色