德州仪器TSB12LV26TPZEP设备是符合PCI本地总线规范、PCI总线电源管理接口规范、IEEE Std 1394-1995和1394开放式主机控制器接口规范的PCI-1394主机控制器。该芯片提供IEEE 1394链路功能，并兼容100M bit/s、200M bit/s和400M bit/s串行总线数据速率。
根据1394开放主机控制器接口规范（OHCI）和IEEE Std 1394a-2000的要求，内部控制寄存器是内存映射的，不可刷新。PCI配置头通过PCI指定的配置周期访问，并提供即插即用（PnP）兼容性。此外，根据PC 99设计指南的要求，TSB12LV26TPZEP设备符合PCI总线电源管理接口规范。TSB12LV26TPZEP设备支持D0、D2和D3电源状态。
TSB12LV26TPZEP设计提供PCI总线主突发，并能够在连接到存储器控制器后以132M字节/秒的速度传输数据缓存线。由于PCI延迟可能很大，所以提供深FIFO来缓冲1394数据。
TSB12LV26TPZEP设备为SBP-2性能提供了物理写入发布缓冲区和高度优化的物理数据路径。TSB12LV26TPZEP设备还在PHY/链路接口上提供多个同步上下文、多个缓存线突发传输、高级内部仲裁和总线保持缓冲器。
先进的CMOS工艺实现了低功耗，并允许TSB12LV26TPZEP器件以高达33MHz的PCI时钟速率工作。
特色
- 受控基线
- 一个组装/测试现场，一个制造现场
- -40°C至110°C的扩展温度性能
- 增强的制造资源减少（DMS）支持
- 增强的产品更改通知
- 资格谱系
- 3.3V和5-V PCI总线信号
- 3.3V电源（核心电压内部调节为1.8V）
- 100M bit/s、200M bit/s和400M bit/s的串行总线数据速率
- 最多三笔未结交易的实际写入过帐
- 串行ROM接口支持2线设备
- 用于定制同步的外部循环定时器控制
- PCI突发传输和深度FIFO，可承受大主机延迟
- 两个通用I/O
- 采用先进的低功耗CMOS工艺制造
- 封装在100端子LQFP（PZ）中
- PCI_CLKRUN\协议
根据JEDEC和行业标准进行部件鉴定，以确保在延长的温度范围内可靠运行。这包括但不限于高加速应力试验（HAST）或偏置85/85、温度循环、高压釜或无偏置HAST、电迁移、键合金属间化合物寿命和模具化合物寿命。此类鉴定测试不应被视为证明该部件的使用超出了规定的性能和环境限制。OHCI Lynx和TI是
