TSB81BA3EPFP提供了在基于电缆的IEEE 1394网络中实现三端口节点所需的数字和模拟收发器功能。每个电缆端口包含两个差分线路收发器。收发器包括根据需要监视线路状况的电路，以确定连接状态、初始化和仲裁以及分组接收和传输。TSB81BA3EPFP被设计为与链路层控制器（LLC）接口，例如TSB82AA2、TSB12LV21、TSB12RV26、TSB11LV32、TSB42AA4、TSB42A B4、TSB16LV01B或TSB12LV01C。它还可以将电缆端口到电缆端口连接到集成1394链路+PHY层，例如TSB43AB2。
当VREG_PD端子（PFP封装的端子73和ZAJ封装的端子B7）连接到GND时，TSB81BA3EPFP可以由单个3.3V电源供电。VREG_PD启用内部3.3V至1.95-V调节器，为核心提供1.95-V电压。当VREG_PD通过至少一个1kΩ电阻器被拉高至VDD时，TSB81BA3EPFP内部调节器关闭，设备可由两个单独的外部调节电源供电：I/O为3.3V，核心为1.95-V。根据推荐操作条件（1.95 V标称值）的要求，向PLLVDD-core和DVDD-core端子提供芯电压。PLLVDD-CORE端子必须与DVDD-CORE端子分开。PLLVDD-CORE和DVDD-CORE端子必须用1 uF电容器去耦，以稳定各自的电源。也可使用额外的0.10μF和0.01μF高频旁路电容器。DVDD-CORE和PLLVDD-CORE之间的分离可以通过单独的电源轨或通过单个电源轨来实现，其中DVDD-CORE和PLLVDD-CORE通过滤波器网络来分离，以保持来自PLLVDD-CORE电源的噪声。
TSB81BA3EPFP需要外部98.304MHz晶体振荡器来生成参考时钟。外部时钟驱动内部锁相环（PLL），该锁相环产生所需的参考信号。该参考信号提供控制出站编码信息的传输的时钟信号。49.152-MHz的时钟信号被提供给相关的LLC，用于两个设备的同步，并用于在根据IEEE 1394a-2000标准操作PHY链路接口时重新同步接收的数据。当根据IEEE P1394b标准操作PHY链路接口时，98.304-MHz时钟信号被提供给相关的LLC以用于两个设备的同步。当通过断言PD端子为高而启用掉电（PD）功能时，停止PLL的操作。
特色
- 完全支持1GB信令速率下IEEE P1394b版本1.33+的规定
- 完全支持IEEE 1394a-2000和1394-1995标准对高性能串行总线的规定
- 与火线、i.LINK和SB1394？完全互操作？，IEEE标准1394的实现
- 提供三个完全向后兼容的（1394a-2000完全兼容）双语P1394b电缆端口，最高每秒800兆位（Mbit/s）
- 以100/200/400 Mbit/s的速度提供三个1394a-2000完全兼容的电缆端口
- 完整的1394a-2000支持包括：
- 连接防抖
- 仲裁短复位
- 多速级联
- 仲裁加速
- 逐段串联
- 端口禁用/暂停/恢复
- 与传统DV设备兼容的扩展恢复信令
- 在电池供电的应用中降低功耗以节约能源
- 低功耗睡眠模式
- 完全符合开放式主机控制器接口（HCI）要求
- 电缆电源状态监测
- 电缆端口监控与远程节点的活动连接的线路状况
- 寄存器位提供竞争位、功率级位、链路活动控制位和1394a-2000的软件控制
- 链路层控制器的数据接口引脚可从1394a-2000模式（2/4/8并行位，49.152 MHz）或1394b模式（8并行位（98.304 MHz）选择
- 链路层控制器接口支持低成本TI总线保持器隔离
- 使用3.3V电源与链路层控制器互操作
- 使用1.8V、3.3V和5V电源与其他1394物理层（PHY）互操作
- 低抖动，外部晶体振荡器提供100/200/400/800Mbit/s的发送和接收数据，以及49.152MHz和98.304MHz的链路层控制器时钟
- 每个端口的单独偏置（TPBIAS）
- 低成本、高性能80引脚TQFP（PFP）热增强封装和168引脚ZAJ（BGA）封装
- 软件设备重置（SWR）
- 故障安全电路检测设备突然断电并禁用端口，以确保TSB81BA3E不会加载任何连接设备的TPBIAS，并阻止端口返回电源平面的任何泄漏
- TSB81BA3E在输入偏置检测电路上具有符合1394a-2000的共模噪声滤波器，以滤除串扰噪声
- TSB81BA3E是端口可编程的，可强制1394a模式，以允许使用1394a连接器（1394b信号不得穿过1394a连接器或电缆）
- 内部电压调节器选项
所有其他商标均为其各自所有者的财产
