该设备接受低电压TTL/CMOS逻辑信号,并将其转换为通常为±3.5mA的差分电流输出,以驱动传输介质,如双绞线。传输的信号在接收端的终端电阻器上产生典型的±350 mV的差分电压。LVDS接收器将该电压转换回TTL/CMOS逻辑电平。
ADN4665ARUZ-REEL7还提供有源高电平和有源低电平启用/禁用输入(EN和过压:EN)。这些输入控制所有四个驱动器,并在禁用状态下关闭电流输出,以将静态功耗降低到通常为10mW。ADN4665ARUZ-REEL7为高速点对点数据传输提供了新的解决方案,并为发射极耦合逻辑(ECL)或正发射极耦合逻辑(PECL)提供了低功耗替代方案。
应用特色
- 输出引脚上的±15 kV ESD保护
- 400 Mbps(200 MHz)切换速率
- 100 ps典型差分偏斜
- 400 ps最大差分偏斜
- 2 ns最大传播延迟
- 3.3 V电源
- ±350 mV差分信号
- 低功耗(典型值为13 mW)
- 与现有5 V LVDS接收器互操作
- 断电时LVDS输出的高阻抗
- 符合TIA/EIA-644 LVDS标准
- 有关其他功能,请参阅数据表
应用
- 背板数据传输
- 电缆数据传输
- 时钟分布