描述
Zilog的Z16C3010VSC USC通用串行控制器是一种双通道多协议数据通信外设，设计用于任何常规多路或非多路总线。USC用作串-并、并-串转换器/控制器，并且可以是配置为满足各种串行通信应用的软件。该设备包含各种新的、复杂的内部功能，包括每个信道两个波特率发生器、每个信道一个数字锁相环（DPLL）、每个信道中用于接收和发送的字符计数器以及每个接收机和发射机的32字节数据FIFO。
Zilog现在提供了USC的高速版本，具有改进的总线带宽。CPU总线访问已从每次访问160纳秒缩短到每次访问110纳秒。USC的发射和接收时钟范围高达10MHz（使用DPLL、BRG或CTR时为20MHz），数据传输速率高达10Mbit/sec全双工。
USC处理异步格式、同步字节定向格式（如BISYNC）和同步位定向格式（例如HDLC）。该设备几乎支持任何串行数据传输应用程序。
该设备可以在任何同步模式下生成和检查CRC，并且可以编程为在各种模式下检查数据完整性。USC在两个信道中都有调制解调器控制设施。在不需要这些控制的应用中，调制解调器控制可用于通用I/O（GPIO）。对于每个通道中的大多数其他管脚也是如此。
中断由菊花链层次结构支持，两个通道具有完全独立的中断结构。
每个接收机和发射机的请求/确认信号对支持通过DMA的高速数据传输。该设备支持通过DMA的自动状态传输，还允许在DMA控制。
特征
•两个独立的0至10 Mbps全双工信道，每个信道具有两个波特率发生器和一个用于时钟恢复的数字锁相环（DPLL）
•每个接收机和发射机的32字节数据FIFO
•110 ns总线周期时间，16位数据总线带宽
•程序控制下的多协议操作，接收机和发射机独立模式选择
•异步模式，1至8位/字符，1/16至2个停止位/字符（1/16位增量），可编程时钟因子，中断检测和生成，奇数，偶数，标记，空格或无奇偶校验和帧错误检测，支持一个地址/数据位和MIL STD 1553B协议
•字节定向同步模式，1至8位/字符，可编程空闲线路条件，可选接收同步剥离；可选的前同步码传输、16或32位CRC以及发送到接收从属（用于X.21）
•双同步模式，具有2至16位可编程同步字符、可编程空闲线路条件、可选接收同步剥离、可选前置码传输、16位或32位CRC
•具有EBCDIC或ASCII字符代码的透明双同步模式、自动CRC处理、可编程空闲线路条件、可选前置码传输、DLE、SYN、SOH、ITX、ETX、ETB、EOT、ENQ和ITB的自动识别
•用于接收的外部字符同步模式
•具有8位地址比较、扩展地址字段选项、16位或32位CRC、可编程空闲线路条件、可选前置码传输和环路模式的HDLC/SDLC模式
•DMA接口，每个接收器和发射器具有单独的请求和确认
•DMA控制初始化的信道加载命令
•灵活的总线接口，可直接连接到大多数微处理器，用户可编程8或16位宽，直接支持680X0系列或8X86系列总线接口
•低功耗CMOS
•68引脚PLCC/100引脚VQFP封装
特色
- 两个独立的0至10 Mbps全双工信道，每个信道具有两个波特率发生器和一个用于时钟恢复的数字锁相环（DPLL）
- 每个接收机和发射机的32字节数据FIFO
- 110 ns总线周期时间，16位数据总线带宽
- 接收机和发射机独立模式选择的程序控制下的多协议操作
- 接收的外部字符同步模式
- 具有8位地址比较、扩展地址字段选项、16位或32位CRC、可编程空闲线路条件、可选前置码传输和环路模式的HDLC/SDLC模式
- 每个接收机和发射机具有单独请求和确认的DMA接口
- DMA控制初始化的信道加载命令
- 灵活的总线接口，可直接连接到大多数微处理器，用户可编程8或16位宽，直接支持680X0系列或8X86系列总线接口
- 低功耗CMOS
- 68针PLCC/100针VQFP封装
（图片：引出线）
