该设备接受低电压TTL/CMOS逻辑信号,并将其转换为通常为±3.1 mA的差分电流输出,用于驱动双绞线等传输介质。传输的信号在接收端的终端电阻器上产生典型的±310 mV的差分电压。LVDS接收器(如ADN4668)将其转换回TTL/CMOS逻辑电平。
ADN4667ARZ还提供有源高电平和有源低电平启用/禁用输入(EN和EN)。这些输入控制所有四个驱动器,并在禁用状态下关闭电流输出,以将静态功耗降低到典型的10mW。
ADN4667ARZ及其配套LVDS接收器ADN4668为高速点对点数据传输提供了新的解决方案,是发射极耦合逻辑(ECL)或正发射极耦合电路(PECL)的低功耗替代方案。
特色
- 输出引脚上的±15 kV ESD保护
- 400 Mbps(200 MHz)切换速率
- 流通引脚简化PCB布局
- 300 ps典型差分偏斜
- 400 ps最大差分偏斜
- 1.7 ns最大传播延迟
- 3.3 V电源
- 有关更多信息,请参阅数据表
应用
- 背板数据传输
- 电缆数据传输
- 时钟分布
数据表,A版,2008年5月
(图片:引出线)