ispLSI 2064V是一种高密度可编程逻辑器件，有64和32个I/O引脚版本。该设备包含64个寄存器、四个专用输入引脚、三个专用时钟输入引脚、两个专用Globa lOE输入引脚和一个全局路由池（GRP）。GRP在所有这些元件之间提供了完整的互连性。ispLSI 2064V通过边界扫描测试访问端口（TAP）具有系统可编程性。ispLSI 2064V提供了逻辑和互连的非易失性重编程能力，以提供真正可重新配置的系统。
ispLSI 2064V设备上的基本逻辑单元是通用逻辑块（GLB）。GLB标记为A0、A1…B7（见图1）。ispLSI 2064V器件中总共有16个GLB。每个GLB由四个宏小区组成。每个GLB有18个输入，一个可编程的“与/或/异或”阵列，以及四个输出，可以配置为组合或注册。GLB的输入来自GRP和专用输入。所有GLB输出都被带回GRP，以便它们可以连接到设备上任何GLB的输入。
特色
•高密度可编程逻辑
-2000 PLD闸门
-64和32 I/O引脚版本，四个专用输入
-64个寄存器
-高速全球互连
-用于快速计数器、状态机、地址解码器等的宽输入门控。
-用于随机逻辑的小逻辑块大小
•3.3V低压2064架构
-与标准5V TTL设备的接口
-64 I/O引脚版本与5V ispLSI 2064兼容
•高性能E2 CMOS®技术
-fmax=100MHz最大工作频率
-tpd=7.5ns传播延迟
-电可擦除和可重新编程
-非挥发性
-制造时100%测试
-未使用的产品期限关闭可节省电力
•系统内可编程
-3.3V系统内可编程性（ISP™) 使用边界扫描测试访问端口（TAP）
-开放漏极输出选项，具有灵活的总线接口能力，允许轻松实现有线OR或总线仲裁逻辑
-提高制造产量，缩短上市时间，提高产品质量
-重新编程焊接设备以实现更快的原型制作
•PLD的易用性和快速系统速度以及FPGA的密度和灵活性
-增强的引脚锁定能力
-三个专用时钟输入引脚
-同步和异步时钟
-可编程输出回转率控制
-柔性销放置
-优化的全局路由池提供全局互连
•ispDesignEXPERT™ – 从HDL合成到系统内编程的逻辑编译器和完整ISP设备设计系统
-卓越的结果质量
-与领先的CAE供应商工具紧密集成
-提高效率的定时分析器、探索工具、定时模拟器和ispANALYZER™
-PC和UNIX平台
（图片：引出线）
