PCA9517D，118是一种CMOS集成电路，可在低电压（低至0.9V）和高电压（2.7V至5.5V）I²C总线或SMBus应用之间提供电平转换。在电平转换期间，在保留I²C总线系统的所有操作模式和功能的同时，它还允许通过为数据（SDA）和时钟（SCL）线路提供双向缓冲来扩展I²C母线，从而启用两条400 pF的总线。使用PCA9517D，118使系统设计人员能够隔离电压和电容的总线两半。当PCA9517D、118未通电时，SDA和SCL引脚具有过电压耐受性，并且具有高阻抗。
2.7V至5.5V总线B侧驱动器的行为与PCA9515A设备上的驱动器非常相似，而可调电压总线A侧驱动器驱动更多电流并消除静态偏置电压。这导致B侧的LOW转变为a侧的接近0V LOW，这适应了较低电压逻辑的较小电压摆动。
B侧PCA9517D、118 I/O驱动器的静态偏移设计防止它们连接到另一个具有上升时间加速器的设备，包括PCA9510、PCA9511、PCA9512、PCA9513、PCA9514、PCE9515A、PCA9517、118（B侧）或PCA9518。然而，两个或多个PCA9517的A侧可以连接在一起，以允许与公共总线上的A侧形成星形拓扑，并且A侧可以直接连接到具有静态或动态偏移电压的任何其他缓冲器。多个PCA9517可以串联连接，A侧到B侧，无需增加偏置电压，只需考虑飞行时间延迟。
除非VCCA高于0.8 V且VCC高于2.5 V，否则不会启用PCA9517D、118驱动器。EN引脚也可用于在系统控制下打开和关闭驱动器。应注意仅在总线空闲时更改启用引脚的状态。
B侧内部缓冲器LOW上的输出下拉被设置为大约0.5V，而内部缓冲器的输入阈值被设置为低大约70mV（0.43V）。当B侧I/O在内部被驱动为低电平时，低电不会被输入识别为低电。这可防止发生锁定情况。A侧的输出下拉驱动硬低电平，输入电平设置为0.3VCCA，以适应低压侧电源电压低至0.9V的系统中对较低低电平的需要。
特色
- 2通道双向缓冲区隔离电容，并允许在设备的任一侧使用400 pF
- 电压电平从0.9 V转换到5.5 V，从2.7 V转换到5.5V
- PCA9515/15A的占地面积和功能替换
- I²C总线和SMBus兼容
- 有源HIGH中继器启用输入
- 漏极开路输入/输出
- 无锁定操作
- 支持整个中继器的仲裁和时钟扩展
- 可容纳标准模式和快速模式I²C总线设备和多个主机
- 关闭高阻抗I²C总线引脚
- A侧工作电源电压范围为0.9 V至5.5 V
- B侧工作电源电压范围为2.7 V至5.5 V
- 5 V耐受I²C总线和启用引脚
- 0 Hz至400 kHz时钟频率（由于中继器增加的延迟，最大系统工作频率可能小于400 kHz）。
- 根据JESD22-A114，ESD保护超过2000 V HBM，根据JESD22 A115，ESD保护超出150 V MM，根据JESD 22-C101，ESD保护高于1000 V CDM
- 闩锁测试按照JEDEC标准JESD78进行，超过100 mA
- 提供的软件包：SO8和TSSOP8
