·3:21数据信道压缩，吞吐量高达1.428千兆比特/秒
·适用于EMI极低的点对点子系统通信
·3个数据通道和时钟低压差分通道输入，21个数据和时钟低压TTL通道输出
·由单个3.3V电源和250 mW（典型）供电
·5V耐受SHTDN输入
·上升时钟边沿触发输出
·允许4 kV HBM ESD的总线引脚
·封装在薄收缩小外形封装中，端子间距为20密耳
·禁用时消耗<1 mW
·宽锁相输入频率范围20 MHz至68 MHz
·PLL无需外部组件
·输入满足或超过ANSI EIA/TIA-644标准的要求
·工业温度合格TA=-40°C至85℃
·DS90CR216的更换
说明
SN65LVDS96 LVDS serdes（串行器/解串器）接收器在单个集成电路中包含三个串行输入7位并行输出移位寄存器、一个7x时钟合成器和四个低压差分信号（LVDS）线接收器。这些功能允许通过四个平衡对导线从兼容发射机（如SN65LVDS95）接收同步数据，并以较低的传输速率扩展到21位单端LVTTL同步数据。
当接收时，高速LVDS数据被接收并以七倍LVDS输入时钟（CLKIN）的速率加载到寄存器中。然后以CLKIN速率将数据卸载到21位宽的LVTTL并行总线。锁相环时钟合成器电路生成用于内部时钟的7x时钟和用于扩展数据的输出时钟。SN65LVDS96在输出时钟（CLKOUT）的上升沿提供有效数据。
SN65LVDS96只需要四个线路终端电阻器用于差分输入和少量或无控制。
数据总线在发射器的输入端和接收器的输出端显示相同，数据传输对用户透明。唯一的用户干预是可能使用关机/清除SHTDN）
激活低输入以抑制时钟并关闭LVDS接收器以降低功耗。此信号的低电平将所有内部寄存器清除为低电平。
SN65LVDS96的特点是在-40℃至85℃的环境空气温度下工作。
（图片：引出线）
