PCA9617ADPJ是一种CMOS集成电路，可在低电压（0.8V至5.5V）和高电压（2.2V至5.5 V）快速模式Plus（Fm+）I2C总线或SMBus应用之间提供电平转换。在电平转换期间保留I2C总线系统的所有操作模式和功能的同时，它还允许通过为数据（SDA）和时钟（SCL）线提供双向缓冲来扩展I2C总线，从而使两条总线在1MHz时达到540pF，或在较低速度时达到4000pF。使用PCA99617ADPJ使系统设计者能够隔离母线的两半，以获得电压和电容。当PCA99617ADPJ未通电时，SDA和SCL引脚具有过电压耐受性，并且具有高阻抗。
2.2 V至5.5 V总线端口B驱动器具有静态电平偏移，而可调电压总线端口A驱动器消除了静态偏移电压。这导致端口B上的LOW转换为端口a上的接近0 V LOW
较低电压逻辑的电压摆动。
端口B PCA9617ADPJ I/O驱动器的静态偏移设计防止它们连接到其他总线缓冲器的静态或递增偏移。然而，两个或多个PCA9617A的端口A可以连接在一起，以允许具有公共总线上的端口A的星形拓扑，并且端口A可以直接连接到具有静态或递增偏移输出的任何其他缓冲器。多个PCA9617A可以从端口A到端口B串联连接，无需增加偏置电压，只需考虑飞行时间延迟。
除非VCC（A）高于0.8 V且VCC（B）高于2.2 V，否则不会启用PCA9617ADPJ驱动器。应注意仅更改
总线空闲时启用引脚。
端口B内部缓冲器LOW上的输出下拉被设置为大约0.55V，而内部缓冲器的输入阈值被设置为低大约90mV（0.45V）。当端口B I/O内部驱动为低电平时，输入端不会将低电识别为低电。这可防止发生闭锁情况。端口A上的输出下拉驱动硬低电平，输入电平设置为0.35VCC（A），以适应低压侧电源电压低至0.8V的系统中较低低电平的需要。
特色
- 占地面积和功能更换
- 参考VCC（B）的有源高中继器启用输入
- 漏极开路输入/输出
- 无闭锁操作
- 支持整个中继器的仲裁和时钟扩展
- 关闭高阻抗I²C引脚
- 根据JESD22-A114，ESD保护超过5500V HBM，根据JESD22-C101，ESD保护超出1000V CDM
- 闩锁测试按照JEDEC标准JESD78进行，超过100mA
（图片：引出线）
