SN65LVDS109和SN65LVDS117被配置为两个相同的存储体，每个存储体具有一个连接到四个（'109）或八个（'117）差分线路驱动器的差分线路接收器。输出成对排列，具有来自两个存储体中的每一个的一个输出。为每对输出提供单独的输出使能，并为所有输出提供额外的使能。
线路接收器和线路驱动器实现了低压差分信号（LVDS）的电气特性。根据EIA/TIA-644的规定，LVDS是一种数据信令技术，它提供低功率、低噪声发射、高噪声抗扰度和高
开关速度。（注：数据传输的最终速率和距离取决于介质的衰减特性、与环境的噪声耦合以及其他系统特性。）
这些设备和LVDS信号技术的预期应用是在大约100Q的受控阻抗介质上进行点对点或点对多点（分布式单工）基带数据传输。传输介质可以是印刷电路板迹线、背板或电缆，它与平衡信令的低脉冲偏斜一起提供了从输入重复的信号的极精确的定时对准。这对于实现系统时钟和数据分配树特别有利。
SN65LVDS109和SN65LVDS117的工作温度为-40℃至85℃。
特征
•两个线路接收器和八（109）或十六（117）个线路驱动器满足或超过ANSI EIA/TIA-644标准的要求
•典型的数据信令速率为400 Mbps或时钟频率为400 MHz
•每组成对排列的输出
•启用逻辑允许单独控制每个驱动器输出对，加上所有输出·典型输出电压为350 mV和100-2负载的低压差分信号
•与具有外部终端网络的LVDS、PECL、LVPECL、LV TTL、LVCMOS、GTL、BTL、CTT、SSTL或HSTL输出电气兼容
•传播延迟时间<4.5ns
•输出偏差小于550 ps银行偏差小于Than150 ps部分到部分偏差小于1.5ns
•总功耗通常小于500 mW，启用所有端口，频率为200 MHz
•禁用或Vcc<1.5V时，驱动器输出或接收器输入等于高阻抗
•母线引脚ESD保护超过12 kV
•封装在薄收缩小外形封装中，端子间距为20 Mil
（图片：引线/示意图）
