是一种CMOS集成电路,它提供低电压5.5 V和高电压5.5 V之间的电平转换快速模式Plus(Fm+)I2C总线或SMBus应用。在电平转换期间保留I2C总线系统的所有操作模式和特征的同时,它还允许通过为数据(SDA)和时钟(SCL)线提供双向缓冲来扩展I2C总线,从而使两条总线以1MHz pF的速度以较低的速度工作。使用PCA99617ATPZ使系统设计者能够隔离母线的两半,以获得电压和电容。当PCA99617ATPZ未通电时,SDA和SCL引脚具有过电压耐受性,并且具有高阻抗。5.5V总线端口B驱动器具有静态电平偏移,而可调电压总线端口A驱动器消除静态偏移电压。这导致端口B上的LOW转变为端口a上的接近0V LOW,这适应了较低电压逻辑的较小电压摆动。端口B PCA9617ATPZ I/O驱动器的静态偏移设计防止它们连接到其他总线缓冲器的静态或递增偏移。然而,两个或多个PCA9617A的端口A可以连接在一起,以允许具有公共总线上的端口A的星形拓扑,并且端口A可以直接连接到具有静态或递增偏移输出的任何其他缓冲器。多个PCA9617A可以从端口A到端口B串联连接,无需增加偏置电压,只需考虑飞行时间延迟。除非VCC(A)高于0.8 V且VCC(B)高于2.2 V,否则不会启用PCA9617ATPZ驱动器。EN引脚参考VCC(C),也可用于在系统控制下打开和关闭驱动器。应注意仅在总线空闲时更改启用引脚的状态。端口B内部缓冲器LOW上的输出下拉被设置为大约0.55V,而内部缓冲器的输入阈值被设置为低大约90mV(0.45V)。当端口B I/O内部驱动为低电平时,输入端不会将低电识别为低电。这可防止发生闭锁情况。端口A上的输出下拉驱动硬低电平,输入电平设置为0.35VCC(A),以适应低压侧电源电压低至0.8V的系统中对较低低电平的需要。
双通道双向缓冲区隔离电容,并允许在1 MHz的频率下在设备的任一侧进行pF,在较低的速度下进行pF。电压电平从5.5 V和5.5 V转换。在快速模式速度下,PCA9517A的功能替代。端口A工作电源电压范围为5.5 V,正常电平
端口B的工作电源电压范围为5.5 V,静态偏置电平为5 V,I2C总线和使能引脚耐受1000 kHz时钟频率(由于中继器增加的延迟,最大系统工作频率可能小于1000 kHz)。参考VCC的有源高中继器使能输入(B)漏极开路输入/输出无锁存操作支持仲裁和跨中继器可容纳标准模式、快速模式和快速模式以及I2C总线设备、SMBus(标准和高功率模式)、PMBus和多个主控器断电高阻抗I2C总线引脚ESD保护每JESD22-A114超过5500 V HBM,每JESD22C101超过1000 V CDM。对超过100 mA的JEDEC标准JESD78进行闩锁测试:TSSOP8和HWSON8
表1。订购信息Tamb+85 C.型号PCA9617ADP PCA9617ATP上部结构标记P617A P7A包装名称TSSOP8[1]HWSON8描述塑料薄收缩小外形包装;8导联;机身宽度3mm的塑料热增强超薄外形包装;无线索;8个端子;车身0.8 mm版本SOT505-1 SOT1069-2
表2。订购选项订购零件号PCA9617ADPJ PCA9617ATPZ包装方式最小订购数量2500 4000温度范围型号
卷筒13“Q1/T1*标准标记SMD卷筒7”Q2/T3*标准标记本文件中提供的所有信息均受法律免责声明的约束。
特色
- 电压电平转换
- PCA9517A在快速模式速度下的占地面积和功能替换
- 参考VCC(B)的有源高中继器启用输入
- 漏极开路输入/输出
- 无闭锁操作
- 支持整个中继器的仲裁和时钟扩展
- 断电高阻抗I²C总线引脚
- 闩锁测试按照JEDEC标准JESD78进行,超过100mA