PCA9515ADRGR

该双向I2C缓冲器在2.3V至3.6V VCC下工作。

PCA99515ADRGR是一种用于I2C总线和SMBus系统应用的BiCMOS集成电路。该器件包含两个相同的双向开放漏极缓冲电路，使I2C和类似的总线系统能够在不降低系统性能的情况下进行扩展。

PCA99515ADRGR缓冲I2C总线上的串行数据（SDA）和串行时钟（SCL）信号，同时保留I2C系统的所有操作模式和功能。这使得能够在I2C应用中连接两条400pF总线电容的总线。

400 pF的I2C总线电容限制限制了设备数量和总线长度。使用PCA99515ADRGR使系统设计者能够隔离总线的两半，从而容纳更多的I2C设备或更长的迹线长度。

PCA99515ADRGR具有一个带内部上拉的激活高使能（EN）输入，允许用户选择中继器何时激活。这可用于在加电复位时隔离行为不良的从属设备。在I2C操作期间，它不应该改变状态，因为在总线操作期间禁用会挂起总线，并且在总线周期中启用部分可能会混淆正在启用的I2C部件。只有当全局总线和中继器端口处于空闲状态时，EN输入才应改变状态，以防止系统故障。

PCA99515ADRGR还可用于运行两条总线：一条在5V接口电平，另一条在3.3V接口电平，或者一条在400kHz工作频率，另一个在100kHz工作频率。如果两条总线以不同的频率运行，则当需要另一条总线400 kHz运行时，必须隔离100 kHz总线。如果主机以400 kHz运行，由于中继器增加的延迟，最大系统工作频率可能小于400 kHz。

PCA99515ADRGR不支持中继器上的时钟拉伸。

每个内部缓冲器的输出低电平约为0.5V，但当内部输出被驱动为低电平时，每个内部缓冲器输入电压必须低于输出低电平70mV或更高。这防止了在输入低状态释放时发生锁定状态。

两个或多个PCA9515ADRGR设备不能串联使用。PCA99515ADRGR设计不允许此配置。因为没有方向引脚，所以使用稍微不同的有效低压电平来避免每个中继器的输入和输出之间的锁定条件。在PCA99515ADRGR的输入端施加的有效低作为缓冲低传播，在启用的输出端具有略高的值。当该缓冲低被施加到串联的另一个PCA9515A型设备时，第二设备不将其识别为有效低，并且不将其再次传播为缓冲低。

该设备包含一个加电控制电路，该电路设置一个内部锁存器，以防止输出电路变为激活状态，直到VCC处于有效电平（VCC=2.3V）。

与标准I2C系统一样，需要上拉电阻器在缓冲总线上提供逻辑高电平。PCA99515ADRGR具有I2C总线的标准集电极开路配置。这些上拉电阻器的大小取决于系统，但中继器的每一侧都必须有上拉电阻器。该设备设计用于标准模式和快速模式I2C设备以及SMBus设备。标准模式I2C设备在通用I2C系统中仅指定3 mA，其中标准模式设备和多个主机是可能的。在某些条件下，可以使用高端接电流。

特色