SN65LVDS100、SN65LVDT100、SN65 LVDS101和SN65 LVDT101是作为中继器连接的高速差分接收器和驱动器。接收器以高达2Gbps的速率接收低电压差分信号（LVDS）、正发射极耦合逻辑（PECL）或电流模式逻辑（CML）输入信号，并将其作为LVDS或PECL输出信号重复。通过设备的信号路径是差分的，以实现低辐射发射和最小的附加抖动。
SN65LVDS100和SN65LVDT100DGKRG4的输出为TIA/EIA-644-A定义的LVDS电平。SN65LVDS101和SN65LVDT101的输出与3.3V PECL电平兼容。两条驱动差动传输线的标称特性阻抗均为100Ω。
SN65LVDT100DGKRG4和SN65LVDT101包括一个110Ω差分线路终端电阻器，用于减少电路板空间、减少元件数量和尽可能短的短截线长度。它们不包括SN65LVDS100和SN65LVDS101中的VBB电压参考。VBB提供的电压基准通常为1.35Ω？用于接收单端输入信号，并且对于单端3.3V PECL输入尤其有用。未使用VBB时，它应未连接或打开。
所有设备的特点是在-40°C至85°C的温度范围内运行。
特色
- 设计用于信号速率≥2 Gbps
- 总抖动<65 ps
- MC100EP16的低功耗替代方案
- 低100 ps（最大值）部分到部分倾斜
- 0 V至4 V输入电压范围内的25 mV接收器输入阈值滞后
- 输入与LVPECL、CML和LVDS信号电平电兼容
- 3.3-V电源操作
- LVDT集成110Ω终端电阻器
- 在SOIC和MSOP中提供
