说明
SN65LVDS310ZQCT接收器将符合FlatLink 3G的串行输入数据解串为27个并行数据输出。SN65LVDS310ZQCT接收器包含一个移位寄存器,用于从一个串行输入加载30位,并将24个像素位和3个控制位锁存到
在检查奇偶校验位之后,并行CMOS输出。如果检测到奇偶校验错误,则数据输出总线忽略新接收的像素。相反,最后一个数据字在输出总线上保持另一个时钟周期。
特征
•串行接口技术
•与FlatLink兼容™ 3G发射机
(例如,SN65LVDS305或SN65LVDS407)
•支持高达24位RGB的视频接口
一次接收数据和3个控制位
SubLVDS差分数据线
•SubLVDS差分电压电平
•高达405 Mbps数据吞吐量
•三种操作模式,以节省电力
–有源模式QVGA:17 mW
–典型关机:0.7µW
–典型待机模式:67µW典型
•ESD额定值>4 kV(HBM)
•像素时钟范围为4 MHz–15 MHz
•所有CMOS输入的故障保护
•4毫米×4毫米MicroStar Junior包装™µBGA®,球距0,5mm
•EMI极低