所有定时信号均来自15.36MHz系统时钟。15.36 MHz时钟可由IEC-4-AFE-X 3.2版通过基于晶体的PLL提供，该PLL在引脚clock处与8 kHz或2048 kHz时钟同步。自动检测针脚CLOCK处的频率。
PLL通过POR或RES引脚处的下降沿设置为标称频率。当应用参考时钟（clock）时，PLL开始同步。
15.36MHz时钟也可以在引脚CL15处外部提供，而不使用内部PLL。在此模式下，引脚XIN必须连接到VDD或GND。内部上电复位电路确保引脚CL15是输入，直到在PLL/振荡器的输出端检测到15.36MHz时钟。
为了实现与Quad IEC DFE-T/Q之间的无错误数据传输，IOM®-2接口的时钟DCL和FSC必须与15.36 MHz信号同步。因此，当内部PLL用于生成15.36 MHz时钟时，建议将相同的信号用于FSC，并作为IEC4-AFE-X 3.2版时钟引脚的输入。
如果另一个时钟源用于时钟，例如2048 kHz DCL，则必须保证公共时基。如果FSC是从DCL直接除以256得到的，通常可以实现这一点。
两个时钟的时基之间的任何恒定相位差都是可能的，但这些设备目前已通过鉴定并发布，仅适用于Quad IEC DFE-T/Q和IEC-4-AFE-X 3.2版使用相同的FSC信号。
特色
•四端口ISDN回声消除电路模拟前端
•提供AFE V2.1的所有功能
•集成数字传输低通滤波器，不再需要分立无源分路器
•符合参考文献[3]中GEMINAX MAX芯片的要求，特别是符合以下ISDN PSD掩码：
-参考文献[3]中的“带集成分路器的4B3T ISDN系统的PSD屏蔽”（4B3T ADSL友好型，兼容ADSL US频谱，低至138 kHz）
-参考文献[3]中的“带集成分路器的2B1Q ISDN系统的PSD屏蔽”（2B1Q ADSL友好型，兼容ADSL US频谱，低至120 kHz）
•与AFE V2.1兼容的封装（参考文献[1]）
•用于与GEMINAX MAX芯片组通信的串行控制接口
（图片：引出线）
