PCA9517ADP，118是一种CMOS集成电路，可提供低电压（低至0.9 V）和高电压（2.7 V至5.5 V）I²C总线或SMBus应用之间的电平转换。在电平转换期间，在保留I²C总线系统的所有操作模式和功能的同时，它还允许通过为数据（SDA）和时钟（SCL）线路提供双向缓冲来扩展I²C母线，从而启用两条400 pF的总线。使用PCA9517ADP，118使系统设计人员能够隔离电压和电容的总线两半。当PCA9517ADP、118未通电时，SDA和SCL引脚是耐过电压的，并且是高阻抗的。
2.7 V至5.5 V总线端口B驱动器的行为与PCA9515A设备上的驱动器非常相似，而可调电压总线端口A驱动器驱动更多电流并消除静态偏移电压。这导致端口B上的LOW转变为端口a上的接近0V LOW，这适应了较低电压逻辑的较小电压摆动。
端口B PCA9517ADP、118 I/O驱动器的静态偏移设计防止它们连接到另一个具有上升时间加速器的设备，包括PCA9510、PCA9511、PCA9512、PCA9513、PCA9514、PCE9515A、PCA9517DP、118（端口B）或PCA9518。然而，两个或多个PCA9517A的端口A可以连接在一起，以允许具有公共总线上的端口A的星形拓扑，并且端口A可以直接连接到具有静态或动态偏移电压的任何其他缓冲器。多个PCA9517A可以从端口A到端口B串联连接，无需增加偏置电压，只需考虑飞行时间延迟。
除非VCC（A）高于0.8 V且VCC（B）高于2.5 V，否则不会启用PCA9517ADP、118驱动器。EN引脚也可用于在系统控制下打开和关闭驱动器。应注意仅在总线空闲时更改启用引脚的状态。
端口B内部缓冲器LOW上的输出下拉设置为约0.5V，而内部缓冲器的输入阈值设置为低约70mV（0.43V）。当端口B I/O内部驱动为低电平时，输入端不会将低电识别为低电。这可防止发生锁定情况。端口A上的输出下拉驱动硬低电平，输入电平设置为0.3VCC（A），以适应低压侧电源电压低至0.9V的系统中对较低低电平的需要。
表1。PCA9517和PCA9517ADP，118比较参数
PCA9517[1]
PCA9517A[2]
静电放电
>2千伏
>5.5千伏
[1] PCA9517将在几年内停产，因此，所有新的设计和系统更新都将使用PCA9517ADP，118。
[2] PCA9517ADP，118是PCA9517的改进型热插拔和ESD版本，但在其他方面操作相同，应用于所有新设计和系统更新。
特色
- 2通道双向缓冲区隔离电容，并允许在设备的任一侧使用400 pF
- 电压电平从0.9 V转换到5.5 V，从2.7 V转换到5.5V
- PCA9515/15A的占地面积和功能替换
- I²C总线和SMBus兼容
- 有源HIGH中继器启用输入
- 漏极开路输入/输出
- 无锁定操作
- 支持整个中继器的仲裁和时钟扩展
- 可容纳标准模式和快速模式I²C总线设备和多个主机
- 关闭高阻抗I²C总线引脚
- 端口A工作电源电压范围为0.9 V至5.5 V
- 端口B工作电源电压范围为2.7 V至5.5 V
- 5 V耐受I²C总线和启用引脚
- 0 Hz至400 kHz时钟频率（由于中继器增加的延迟，最大系统工作频率可能小于400 kHz）
- ESD保护根据JESD22-A114超过5500 V HBM，根据JESD22-C101超过1000 V CDM
- 闩锁测试按照JEDEC标准JESD78进行，超过100 mA
- 提供的软件包：SO8、TSSOP8和HWSON8
