PCA9618是一种CMOS集成电路，可为SCL或SDA线提供快速模式Plus（Fm+）I²C总线或SMBus缓冲，或可用于任何需要缓冲的单位应用。在保留I²C总线系统的所有操作模式和功能的同时，它还允许通过提供双向缓冲来扩展I²C母线，从而在较低速度下实现540pFat 1 MHz或高达4000 pF的总线。使用PCA9618可使系统设计人员隔离母线的两半以获得电容。当PCA9618未通电时，DATAA和DATAB引脚耐过电压，且高阻抗。
PCA9618可用于将SDA路径延迟至少最小传播延迟，从而为需要相对于SCL的SDA保持时间的应用提供有效数据保持时间。PCA9618包括一个内部毛刺滤波器，因此它将忽略毛刺而不是扩展毛刺，这也意味着最小传播延迟约为46纳秒，在温度和电源电压下相当稳定。尽管这不足以提供300 ns的MBUS保持时间规范的SDA延迟要求，但许多不能与I2C总线规范的0 ns保持时间一起使用的部件只需要几ns的保持时间即可在系统中正常工作。对于这些应用，PCA9618是一个有效的解决方案。
PCA9618还可以用作单线总线上的缓冲器，类似于PCA9617A用于I²C总线的方式，或者如果主控制器的输出不足以驱动单线总线，则可以用作主控制器（微控制器的I/O）的缓冲器。
2.2 V至5.5 V总线端口B驱动器具有静态电平偏移，而端口A驱动器消除了静态偏移电压。这会导致端口B上的LOW转换为端口a上的近0 V LOW。此静态偏置电压防止PCA9618在驱动为LOW时锁定为稳定状态LOW。
端口BPCA9618 I/O驱动器的静态偏移设计防止其连接到其他总线缓冲器的静态或递增偏移侧。两个或多个PCA9618的端口A也可以连接在一起，以允许在公共总线上具有端口A的星形拓扑。端口A可以直接连接到具有静态或递增偏移输出的任何其他缓冲器。MultiplePCA9618s可以从端口A到端口B串联连接，无需增加偏置电压，只需考虑飞行时间延迟。
端口B内部缓冲器LOW上的输出下拉被设置为大约0.55V，而内部缓冲器的输入阈值被设置为低大约90mV（0.45V）。当端口B I/O内部驱动为低电平时，输入端不会将低电识别为低电。这可防止发生闭锁情况。端口A上的输出下拉驱动硬低，输入电平设置为0.35VCC。
特色
- 1通道双向缓冲区隔离电容，允许设备两侧在1MHz下为540 pF，在较低速度下为4000 pF
- 工作电源电压范围为2.2 V至5.5 V
- 数据引脚允许5V电压转换应用
- 0 Hz至1000 kHz时钟频率（由于中继器增加的延迟，最大系统工作频率可能小于1000 kHz）
- 漏极开路输入/输出
- 无闭锁操作
- 适应标准模式、快速模式和快速模式+I²C总线设备、SMBus（标准和高功率模式）、PMBus和多个主设备
- 关闭高阻抗I²C总线引脚
- ESD保护超过5500 V HBMper JESD22-A114和1000 V CDM per JESD22-C101
- 对超过100 mA的JEDEC标准JESD78进行闩锁测试
- 提供的套餐：WLCSP4
