TL16C2752IFNR是TL16C2552的速度和功能升级。由于它们是引脚输出和软件兼容的，因此如果需要，设计可以很容易地从TL16C2652迁移到TL16C2754IFNR。TL16C275IFNR中的其他功能可通过扩展寄存器集访问。一些关键的新功能包括更大的接收和发送FIFO、嵌入式IrDA编码器和解码器、，RS-485收发器控制、软件流量控制（Xon/Xoff）模式、可编程传输FIFO阈值、中断的扩展接收和传输阈值水平以及流量控制停止/恢复操作的扩展接收阈值水平。
TL16C2752IFNR是一种双通用异步收发器（UART）。它结合了两个独立UART的功能：每个UART都有自己的寄存器集以及发送和接收FIFO。这两个UART仅共享数据总线接口和时钟源，否则它们独立运行。UART函数的另一个名称是异步通信元件（ACE），这些术语可以互换使用。本文档的大部分内容描述了每个ACE的行为，并理解了TL16C2752中包含两个此类设备。
功能上等同于通电或复位时的TL16C450（单字符或TL16C40模式），每个ACE可以置于备用FIFO模式。这通过缓冲接收和发送的字符，减轻了CPU过多的软件开销。每个接收机和发射机在其各自的FIFO中存储多达64个字节，接收FIFO每字节包括三个额外的位，用于错误状态。在FIFO模式下，可选择的硬件或软件自动流量控制功能可以通过自动控制串行数据流来显著减少程序过载并提高系统效率。
每个ACE对从外围设备或调制解调器接收的数据执行串并转换，并将并行数据存储在其接收缓冲器或FIFO中，每个ACE在将并行数据保存在其发送缓冲器或FIFO之后，对从其CPU发送的数据执行并串转换。CPU可以随时读取任一ACE的状态。每个ACE包括完整的调制解调器控制能力和可根据应用定制的处理器中断系统。
每个ACE包括一个可编程波特率发生器，能够用1到65535的除数划分参考时钟，从而为发射机和接收机逻辑产生16×或8×的内部参考时钟。每个ACE最多可容纳3兆波特串行数据速率（48 MHz输入时钟）。作为参考点，该速度将产生333纳秒的比特时间和3.33-=s的字符时间（对于8，N，1串行数据），内部时钟以48 MHz和16×采样运行。
每个ACE都有TXRDY和RXRDY（通过MF）输出，可用于连接DMA控制器。
特色
- 更大的FIFO减少CPU开销
- 可编程自动RTS和自动CTS
- 在自动CTS模式下，CTS控制发射器
- 在自动RTS模式下，RCV FIFO内容和阈值控制RTS
- 当设备处于同一电源降时，串行和调制解调器控制输出直接驱动RJ11电缆
- 能够与所有现有的TL16C450软件一起运行
- 重置后，所有寄存器与TL16C450寄存器集相同
- 高达48 MHz时钟速率，用于高达3Mbps（标准16×采样）的操作，或高达
6 Mbps（可选8×采样）操作，VCC=5 V标称 - 高达32 MHz时钟速率，用于高达2Mbps（标准16×采样）的操作，或高达
4 Mbps（可选8×采样）操作，VCC=3.3 V标称 - 高达1.5Mbps（标准16×采样）操作的24 MHz时钟速率，或高达
3 Mbps（可选8×采样）操作，VCC=2.5 V标称 - 高达1Mbps（标准16×采样）操作的16 MHz时钟速率，或高达2Mbps（可选8×采样）的操作，VCC=1.8 V标称
- 在TL16C450模式下，保持和移位寄存器消除了CPU和串行数据之间精确同步的需要
- 可编程波特率发生器允许将任何输入参考时钟除以1至（216–1），并生成内部16×时钟
- 串行数据流中添加或删除的标准异步通信位（开始、停止和奇偶校验）
- 5伏、3.3伏、2.5伏和1.8伏操作
- 独立接收器时钟输入
- 独立控制传输、接收、线路状态和数据集中断
- 完全可编程串行接口特性
- 5位、6位、7位或8位字符
- 偶、奇或无奇偶校验位的生成和检测
- 1-、1=-或2-停止位生成
- 波特率生成（DC至1 Mbit/s）
- 错误启动位检测
- 完整的状态报告功能
- 双向数据总线和控制总线的三态输出TTL驱动能力
- 断线生成和检测
- 内部诊断功能
- 通信链路故障隔离的环回控制
- 中断、奇偶校验、溢出和帧错误模拟
- 完全优先级中断系统控制
- 调制解调器控制功能（CTS、RTS、DSR、DTR、RI和DCD）
- 提供44引脚PLCC（FN）或32引脚QFN（RHB）封装
- 每个UART的内部寄存器集可以同时写入，以节省设置时间
- 多功能（MF）输出允许用户在多个功能中进行选择，节省封装引脚
- 应用
- 销售点终端
- 游戏终端
- 便携式应用程序
- 路由器控制
- 蜂窝数据
- 工厂自动化
