·时钟/数据和/PD引脚之间不需要特殊的启动顺序。输入信号（时钟和数据）可以在设备通电之前或之后施加。
·支持高达100KHz频率调制的扩频时钟和±2.5%中心扩展或5%下扩展的偏差。
·当输入时钟缺失且/PD引脚为逻辑高时，“输入时钟检测”功能将所有LVDS对拉至逻辑低。
·18至68 MHz移位时钟支持
·TxINPUT的最佳设置和保持时间
·65MHz灰度时Tx功耗<130 mW（典型值）
·功耗比BiCMOS替代品低40%
·Tx断电模式<60uW（典型值）
·支持VGA、SVGA、XGA和双像素SXGA。
·窄总线减少了电缆尺寸和成本
·高达1.8 Gbps吞吐量
·高达227兆字节/秒带宽
·345 mV（典型值）摆动LVDS设备，用于低EMl
·PLL不需要外部组件
·兼容TIA/EIA-644 LVDS标准
·薄型56导联TSSOP封装
·改进了以下部件的更换：
-SN75LVDS83，DS90CF383A
说明
DS90CF383B发射机将28位CMOS/TTL数据转换为四个LVDS（低压差分信号）数据流。锁相发送时钟通过第五LVDS链路与数据流并行发送。发送时钟的每个周期对28位输入数据进行采样和发送。在65MHz的发送时钟频率下，24位RGB数据和3位LCD定时和控制数据（FPLINE、FPFRAME、DRDY）以每LVDS数据信道455Mbps的速率发送。使用65 MHz时钟，数据吞吐量为227兆字节/秒。DS90CF383B固定为下降沿选通发射机，将与下降沿选频接收机（DS90CF386）互操作，无需任何转换逻辑。
该芯片组是解决与宽、高速TTL接口相关的EMI和电缆尺寸问题的理想方法。
（图片：引线/示意图）
