PCA9617ADP是一种CMOS集成电路，可在低电压（0.8V至5.5V）和高电压（2.2V至5.5 V）快速模式Plus（Fm+）I²C总线或SMBus应用之间提供电平转换。在保留I²C总线系统在电平转换期间的所有操作模式和功能的同时，它还允许通过为数据（SDA）和时钟（SCL）线路提供双向缓冲来扩展I²C母线，从而在1 MHz下实现540 pF的两条总线，或在较低速度下达到4000 pF。使用PCA9617A使系统设计者能够隔离电压和电容的总线两半。当PCA9617ADP未通电时，SDA和SCL引脚具有过电压耐受性，并且具有高阻抗。
2.2V至5.5V总线端口B驱动器具有静态电平偏移，而可调电压总线端口A驱动器消除静态偏移电压。这导致端口B上的LOW转换为端口a上的接近0V LOW，这适应了较低电压逻辑的较小电压波动。
端口B PCA9617ADP I/O驱动器的静态偏移设计防止它们连接到其他总线缓冲区的静态或递增偏移。然而，两个或多个PCA9617A的端口A可以连接在一起，以允许在公共总线上具有端口A的星形拓扑，并且端口A可以直接连接到具有静态或递增偏移输出的任何其他缓冲器。多个PCA9617A可以在端口A和端口B之间串联连接，无需增加偏置电压，只需考虑飞行时间延迟。
除非VCC（A）高于0.8 V且VCC（B）高于2.2 V，否则不会启用PCA9617ADP驱动器。应注意仅在总线空闲时更改启用引脚的状态。
端口B内部缓冲器LOW上的输出下拉被设置为大约0.55V，而内部缓冲器的输入阈值被设置为低大约90mV（0.45V）。当端口B I/O内部驱动为低电平时，输入端不会将低电识别为低电。这可防止发生锁存情况。端口A上的输出下拉驱动低电平，输入电平设置为0.35VCC（A），以适应低压侧电源电压低至0.8V的系统中对低电平的需要。
特色
- 双通道双向缓冲区隔离电容，在1MHz时器件两侧允许540 pF，在较低速度时允许达到4000 pF
- 电压电平从0.8 V转换到5.5 V，从2.2 V转换到5.5V
- PCA9517A在快速模式速度下的占地面积和功能替换
- 端口A工作电源电压范围为0.8 V至5.5 V，正常电平
- 端口B工作电源电压范围为2.2 V至5.5 V，静态偏置电平
- 5 V耐受I²C总线和启用引脚
- 0 Hz至1000 kHz时钟频率（由于中继器增加的延迟，最大系统工作频率可能低于1000 kHz）
- 参考VCC（B）的激活高中继器启用输入
- 漏极开路输入/输出
- 无闭锁操作
- 支持整个中继器的仲裁和时钟扩展
- 可容纳标准模式、快速模式和快速模式Plus I²C总线设备、SMBus（标准和高功率模式）、PMBus和多个主机
- 关闭高阻抗I²C总线引脚
- ESD保护根据JESD22-A114超过5500 V HBM，根据JESD22-C101超过1000 V CDM
- 闩锁测试按照JEDEC标准JESD78进行，超过100 mA
- 提供的软件包：TSSOP8和HWSON8
