ACT16657包含两个非反相八进制收发器部分，带有独立的奇偶校验发生器/校验器电路和控制信号。对于任一部分，发送/接收（1T/R\或2T/R\）输入决定数据流的方向。当1T/R\（或2T/R\）为高时，数据从1A（或2A）端口流向1B（或2B）端口（传输模式）；当1T/R\（或2T/R\）低时，数据从1B（或2B）端口流向1A（或2A）端口（接收模式）。当输出使能（1或2）输入为高时，1A（或2A）和1B（或2B）端口都处于高阻抗状态。
奇数或偶数奇偶校验分别由1ODD/（或2ODD/）输入上的逻辑高电平或低电平选择。1PARITY（或2PARITY）携带奇偶校验位值；它在发送模式中是来自奇偶校验发生器/校验器的输出，在接收模式中是奇偶校验发生器或校验器的输入。
在传输模式中，在轮询1A（或2A）总线以确定高位数之后，1PARITY（或2PARITY）被设置为逻辑电平，该逻辑电平保持由1ODD/（或2ODD/）输入处的电平选择的奇偶校验。例如，如果1ODD/为低（选择了偶数奇偶校验位），并且1A总线上有五个高位，则1PARITY被设置为逻辑高电平，使得总共九个位中的偶数（八个1A总线位加上奇偶校验位位）为高。
在接收模式中，在轮询1B（或2B）总线以确定高位的数目之后，1（或2）输出逻辑电平指示要接收的数据是否表现出正确的奇偶校验。例如，如果1ODD/为高（选择了奇数奇偶校验），1PARITY为高，并且1B总线上有三个高位，则1为低，表示奇偶校验错误。
74ACT16657DLR封装在TI的收缩小外形封装中，在同一印刷电路板区域内提供两倍于标准小外形封装的I/O引脚数和功能。
54ACT16657的特点是在-55°C至125°C的整个军事温度范围内运行。74ACT16657DLR的工作温度为-40°C至85°C。
特色
- 德州仪器WidebusTM系列的成员
- 输入TTL电压兼容
- 流程式架构优化PCB布局
- 分布式VCC和GND引脚配置最小化高速开关噪声
- EPICTM（增强型性能注入CMOS）1-m工艺
- 125°C时500 mA典型锁存抗扰度
- 包装选项包括使用25密耳中心到中心销间距的300密耳收缩小外形（DL）塑料包装和使用25密尔中心到中心销钉间距的380密耳细间距陶瓷扁平（WD）包装
