CD40102B和CD40103B由具有单个输出的8级同步递减计数器组成。CD40102BPW配置为两个级联的4位BCD计数器，CD40103B包含一个8位二进制计数器。每种类型都有控制输入，用于启用或禁用时钟，将计数器清零至其最大计数，以及同步或异步预置计数器。所有控制输入和CARRY-OUT/ZERO-DEFECT输出均为低逻辑有效。
在正常操作中，计数器在CLOCK的每个正转变时递减一个计数。当进位/计数器启用（CI/CE）\输入为高时，计数被禁止。如果CI/CE\输入为低，则当计数达到零时，进位/零误差（CO/ZD）\输出变低，并在一个完整的时钟周期内保持低。
当SYNCHRONOUS PRESET-ENABLE（SPE）\输入为低电平时，无论CI/CE\输入的状态如何，JAM输入处的数据都会在下一个正时钟转换时输入计数器。当异步预设启用（APE）输入为低时，无论SPE\、CI/CE\或CLOCK输入的状态如何，JAM输入处的数据都会异步强制进入计数器。JAM输入JO-J7表示用于CD40102BPW的两个4位BCD字和用于CD40103B的单个8位二进制字。当CLEAR（CLR）\输入为低时，计数器被异步清除到其最大计数（对于CD40102BPW为9910，对于CD40103B为25510），而不考虑任何其他输入的状态。控制输入之间的优先级关系显示在真值表中。
如果除CI/CE\外的所有控制输入在零计数时为高，计数器将跳至最大计数，给出100或256个时钟脉冲长的计数序列。
这导致CO/ZD\输出变低，以启用每个后续时钟脉冲上的时钟。
CD40102BPW和CD40103B可以使用CI/CE\输入和CO/ZD\输出级联，如图21和22所示，以同步或纹波模式。
CD40102BPW和CD40103B型以16引线双列直插式塑料封装（E后缀）、16引线小外形封装（NSR后缀）和16引线薄收缩小外形封装件（PW和PWR后缀）提供。CD40103B型也以16引线密封双列直插式陶瓷封装（F3A后缀）提供。
特色
- 同步或异步预设
- 中速运行：fCL=3.6 MHz（典型值）@VDD=10V
- 可级联的
- 在20 V时100%测试静态电流
- 在整个封装温度范围内，18 V时的最大输入电流为1μA；18 V和25°C时为100 nA
- 噪声裕度（全包装温度范围）=
VDD=5 V时为1 V
VDD=10 V时为2 V
VDD=15 V时为2.5 V - 标准化、对称的输出特性
- 5-V、10-V和15-V参数额定值
- 符合JEDEC第13B号暂定标准“‘B’系列CMOS器件描述标准规范”的所有要求
- 应用：
- 除以-“N”计数器
- 可编程计时器
- 中断计时器
- 循环/程序计数器
