这些先进的肖特基器件能够对两个8位二进制或二进制补码字执行高速算术或逻辑比较。关于单词P和Q的两个完全解码的判决在两个输出端外部可用。这些器件可以完全扩展到任何数量的位，而无需外部门。为了比较较长长度的字，处理较低有效位的级的P>QOUT和P<QOUT输出可以连接到处理较高有效位的下一级的P>QIN和P<QIN输入。级联路径仅使用两个门级延迟来实现，以减少长字的总比较时间。应用程序信息中显示了两种可选的级联方法。
当P锁存使能（PLE）输入为高时，锁存是透明的；P输入端口被锁定
当PLE低时。这为设计者提供了P数据字的临时存储。启用电路以最小的延迟时间实现，以在级联更长的字时增强性能。PLE、P和Q数据输入利用pnp输入晶体管将低电平电流输入要求降低到典型的-0.25 mA，从而将直流负载效应降至最低。
SN54AS885的特点是在-55°C至125°C的全军事温度范围内运行。SN74AS885DW的工作温度为0°C至70°C。
在这些情况下，P>QOUT跟随P>QIN，P<QOUT跟随P<QIN。
AG=算术上大于
特色
- 通电清除的可锁存P输入端口
- 逻辑或算术选择
（二的补语）比较 - 数据和PLE输入利用pnp输入晶体管减少dc负载效应
- 约35%的改善
在执行更多功能时，交流性能超过肖特基TTL - 可级联到n位，同时保持高性能
- 8位比较的功耗比STTL低10%
- 封装选项包括塑料小外形（DW）封装、陶瓷芯片载体（FK）、标准塑料（NT）和陶瓷（JT）300 mil DIP
