CD40192b可预置BCD上/下计数器和CD40193B可预置二进制上/下计数均由4个同步时钟门控“D”型触发器组成，作为计数器连接。输入由4条单独的干扰线、PRESET\ENABLE\控制、单独的CLOCK UP（时钟上升）和CLOCK DOWN（时钟下降）信号以及一个主RESET（复位）信号组成。为多级计数方案提供了四个缓冲Q信号输出以及CARRY和BORROW输出。
计数器被清零，因此所有输出在RESET线上的高电平处处于低状态。重置与时钟异步完成。当预设\启用\控制为低时，每个输出可与时钟异步编程到相应干扰输入的电平。
如果clock DOWN线为高，计数器在clock up信号的正时钟边沿上向上计数一次。如果clock UP（时钟上升）线为高电平，计数器在clock down（时钟下降）信号的正时钟边沿计数时向下计数。
CARRY\和BORROW\信号为高电平，计数器为递增或递减计数。在递增计数模式下计数器达到其最大计数后，CARRY\信号在半个时钟周期内变低。在递减计数模式下，计数器达到其最小计数后，BORROW\信号在半个时钟周期内变低。通过将BOROW\和CARRY\输出分别连接到后续计数器包的CLOCK DOWN和CLOCK UP输入，可以轻松实现多个包的级联，而无需额外的外部电路。
CD40192BNSR和CD40193B类型以16引线密封双列直插式陶瓷封装（F3A后缀）、16引线双列直插塑料封装（E后缀）、十六引线小外形封装（NSR后缀）和十六引线薄收缩小外形封装件（PW和PWR后缀）提供。
特色
- 用于递增或递减计数的单独时钟线
- 级联的同步高速进位和借位传播延迟
- 异步复位和预设功能
- 中速运行–fCL=8MHz（典型值）@10 V
- 5-V、10-V和15-V参数额定值
- 标准化、对称的输出特性
- 在20 V时100%测试静态电流
- 在整个封装温度范围内，18 V时的最大输入电流为1μA；18 V和25°C时为100 nA
- 噪声裕度（全封装温度范围）=VDD时1 V=5 V VDD时2 V=10 V2.5 V VDD=15 V
- 符合JEDEC第13B号暂定标准“‘B’系列CMOS器件描述标准规范”的所有要求
- 应用：
- 上/下差值计数
- 多级波纹计数
- 同步分频器
- A/D和D/A转换
- 可编程二进制或BCD计数
CD40192b可预置BCD上/下计数器和CD40193B可预置二进制上/下计数均由4个同步时钟门控“D”型触发器组成，作为计数器连接。输入由4条单独的干扰线、PRESET\ENABLE\控制、单独的CLOCK UP（时钟上升）和CLOCK DOWN（时钟下降）信号以及一个主RESET（复位）信号组成。为多级计数方案提供了四个缓冲Q信号输出以及CARRY和BORROW输出。
计数器被清零，因此所有输出在RESET线上的高电平处处于低状态。重置与时钟异步完成。当预设\启用\控制为低时，每个输出可与时钟异步编程到相应干扰输入的电平。
如果clock DOWN线为高，计数器在clock up信号的正时钟边沿上向上计数一次。如果clock UP（时钟上升）线为高电平，计数器在clock down（时钟下降）信号的正时钟边沿计数时向下计数。
CARRY\和BORROW\信号为高电平，计数器为递增或递减计数。在递增计数模式下计数器达到其最大计数后，CARRY\信号在半个时钟周期内变低。在递减计数模式下，计数器达到其最小计数后，BORROW\信号在半个时钟周期内变低。通过将BOROW\和CARRY\输出分别连接到后续计数器包的CLOCK DOWN和CLOCK UP输入，可以轻松实现多个包的级联，而无需额外的外部电路。
CD40192B和CD40193B型以16铅密封双列直插式陶瓷封装（F3A后缀）、16铅双列直插塑料封装（E后缀）、十六铅小外形封装（NSR后缀）和十六铅薄收缩小外形封装件（PW和PWR后缀）提供。
