SN74S225N3

该80位有源元件存储器是单片肖特基钳位晶体管-晶体管逻辑（STTL）阵列，组织为16个字乘5位。如图3所示，使用SN74S225N3的存储系统可以很容易地扩展为48个字或10位的倍数。由单个输出使能（OE\）输入控制的三态输出使总线连接和多路复用变得容易。

先进先出（FIFO）存储器是一种存储设备，允许以独立的数据速率将数据写入阵列或从阵列中读取数据。该FIFO设计用于以位并行格式逐字以dc到10MHz的速率处理数据。

读取或写入是独立完成的，使用单独的异步数据时钟。数据可以在任一负载时钟（CLKA、CLKB）输入的低到高转换时写入阵列。在卸载时钟（UNCK IN）输入（通常为高）从低到高转换时，可以从阵列中读出数据。将数据写入FIFO可以通过以下两种方式之一完成：

• 在不需要门控时钟控制的应用中，通过将时钟输入应用于其中一个时钟，同时将另一个时钟输入连接为高电平，可以获得最佳结果。
• 在需要门控时钟的应用中，加载时钟（门控制）必须高，以便FIFO加载下一个时钟脉冲。

CLKA和CLKB可以互换地用于时钟门控制或时钟输入。

SN74S225N3的状态由三个输出提供。输入就绪（IR）输出监控最后一个单词位置的状态，并表示内存何时已满。每当内存可用于接受任何数据时，该输出都是高的。卸载时钟（UNCK OUT）输出还监视最后一个字的位置。当位置空闲时，该输出产生低逻辑电平脉冲（与内部时钟脉冲同步）。当第一个字位置包含有效数据并且UNCK IN为高时，第三个状态输出，即输出就绪（OR）为高。当UNCK IN变低时，OR将变低并保持低，直到新的有效数据位于第一个字位置。第一单词位置被定义为数据被提供给输出的位置。

数据输出相对于数据输入是非反相的，并且是三态，具有公共控制输入（OE\）。当OE\较低时，数据输出可作为图腾柱输出。高逻辑电平迫使每个数据输出进入高阻抗状态，而所有其他输入和输出保持激活。清除（CLR\）输入通过清除控制逻辑并在低激活脉冲从高到低转换时将OR设置为低逻辑电平，使存储在存储器阵列中的所有数据无效。

SN74S225N3的工作温度为0°C至70°C。

特色