SN74VMEH22501DGG 8位通用总线收发器具有两个集成的1位三线总线收发器，设计用于3.3V VCC操作，具有5V容差输入。UBT收发器允许透明、锁存和触发器模式的数据传输，总线收发器上的单独LVTTL输入和输出为控制和诊断监控提供了反馈路径。该设备在LVTTL逻辑电平下工作的板卡与VME64、VME64x或VME320（1）背板拓扑之间提供高速接口。
高速背板操作是改进的OEC电路和高驱动器的直接结果，这些电路和驱动器已在VME64x背板型号中设计和测试。B端口I/O针对驱动大型电容性负载进行了优化，并包括伪ETL输入阈值（VCC±50 mV），以提高噪声抗扰度。这些规范支持VME64x（ANSI/VITA 1.1）中的2eVME协议和VITA 1.5中的2eSST协议。通过适当设计21插槽VME系统，设计者可以在线性背板上实现320Mbyte的传输速率，并且可能在VME320背板上实现1GB的传输速率。
所有输入和输出均为5V容差，并与TTL和5V CMOS输入兼容。
有源总线保持电路将未使用或未驱动的3A端口输入保持在有效逻辑状态。在1A或2A输入、任何B端口输入或任何控制输入上不提供总线保持电路。不建议在总线保持电路中使用上拉或下拉电阻器。
此设备完全指定用于使用Ioff、加电3态和BIAS VCC的实时插入应用。Ioff电路可防止设备断电/通电时损坏电流回流。加电三态电路在加电和断电期间将输出置于高阻抗状态，从而防止驱动器冲突。BIAS VCC电路对B端口输入/输出连接进行预充电和预处理，防止在插卡或取出过程中干扰背板上的活动数据，并允许真正的实时插入功能。
当VCC介于0和1.5 V之间时，设备在通电或断电期间处于高阻抗状态。然而，为了确保高于1.5V的高阻抗状态，输出使能（OE和OEBY）输入端应通过上拉电阻器连接到VCC，输出使能（OEAB）输入端应该通过下拉电阻器连接到GND；电阻器的最小值由连接到该输入的设备的驱动能力确定。
特色
- 德州仪器Widebus家族成员
- UBT收发器结合了D型锁存器和D型触发器
用于在透明、锁定或时钟模式下操作 - OEC电路提高了信号完整性并减少了电磁干扰
干扰（EMI） - 符合VME64、2eVME和2eSST协议
- 总线收发器分割LVTTL端口为控制提供反馈路径
和诊断监控 - I/O接口允许5V电压
- B端口输出（–48 mA/64 mA）
- Y和A端口输出（–12 mA/12 mA）
- Ioff、Power Up 3 State和BIAS VCC支持带电插入
- 3A端口数据输入上的总线保持
- 26-3A端口和Y输出上的等效串联电阻器
- 流通式架构有助于印刷电路板布局
- 分布式VCC和GND引脚最小化高速开关噪声
- 闩锁性能超过100 mA，符合JESD 78，II级
- ESD保护超过JESD 22
- 2000-V人体模型（A114-A）
- 200-V机器型号（A115-A）
- 1000V带电装置型号（C101）
