久芯网

74LV74PW,118

  • 描述:NEXPERIA 74LV74PW - D FLIP-FLOP,
  • 品牌: 安世 (Nexperia)
  • 交期:2-3 工作日
渠道:
  • 自营
  • 得捷
  • 贸泽

展开

起订量: 3286

数量 单价 合计
1+ 1.59344 1.59344
10+ 1.30685 13.06851
30+ 1.18399 35.51991
100+ 1.03076 103.07660
500+ 0.96256 481.28000
1000+ 0.92157 921.57200
  • 库存: 1950
  • 单价: ¥1.59345
  • 数量:
    - +
  • 总计: ¥3,028.29
在线询价

温馨提示: 请填写以下信息,以便客户代表及时与您沟通联系。

规格参数

  • 部件状态 可供货
  • 最大传播延迟 @ 电压(V), 最大负载电容(CL) -
  • 输出高电流, 输出低电流 -
  • 输入电容值 -
  • 静态电流 (Iq) -
  • 功能 -
  • 种类 -
  • 输出类别 -
  • 元件数量 -
  • 每个元件的位数 -
  • 时钟频率 -
  • 正反器类别 -
  • 电源电压 -
  • 工作温度 -
  • 安装类别 -
  • 供应商设备包装 -
  • 包装/外壳 -
  • 制造厂商 安世 (Nexperia)

74LV74PW,118 产品详情

The 74LV74PW is a dual positive-edge trigger D-type Flip-flop with set and reset. It has individual data (nD) inputs, clock (nCP) inputs, set (nSD\) and (nRD\) inputs and complementary nQ and nQ\ outputs. The set and reset are asynchronous active low inputs that operate independently of the clock input. Information on the data input is transferred to the nQ output on the low-to-high transition of the clock pulse. The nD inputs must be stable one set-up time prior to the low-to-high clock transition, for predictable operation. Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock rise and fall times.

Feature

  • Direct interface with TTL levels
  • Optimized for low voltage applications
74LV74PW,118所属分类:触发器,74LV74PW,118 由 安世 (Nexperia) 设计生产,可通过久芯网进行购买。74LV74PW,118价格参考¥1.593445,你可以下载 74LV74PW,118中文资料、PDF数据手册、Datasheet数据手册功能说明书,可查询74LV74PW,118规格参数、现货库存、封装信息等信息!

安世 (Nexperia)

安世 (Nexperia)

安世 是分立、逻辑和 MOSFET 器件领域的全球领导者。这家新公司在 2017 年初成为一家独立的公司。 安世 专注于效率,并始终如一生产令客户信赖的高容量半导体元件:每年 850 亿。该公司广泛的...

展开
会员中心 微信客服
客服
回到顶部