这些8位触发器具有专门为驱动高电容或相对低阻抗负载而设计的3态输出。它们特别适合于实现缓冲寄存器、I/O端口、双向总线驱动器和工作寄存器。
SN54ABT574和SN74ABT574ADW的八个触发器是边缘触发D型触发器。在时钟（CLK）输入的正转变时，Q输出被设置为在数据（D）输入处设置的逻辑电平。
缓冲输出使能（OE）\输入可用于将八个输出置于正常逻辑状态（高或低逻辑电平）或高阻抗状态。在高阻抗状态下，输出既不负载也不显著驱动总线。高阻抗状态和增加的驱动提供了在不需要接口或上拉部件的情况下驱动总线的能力。
OE不会影响触发器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。
为确保通电或断电期间的高阻抗状态，OE\应通过上拉电阻器连接到VCC；电阻器的最小值由驱动器的电流吸收能力确定。
此设备完全指定用于使用Ioff的部分断电应用。Ioff电路禁用输出，防止设备断电时电流回流。
特色
- VCC=5 V，TA=25°C时，典型VOLP（输出接地弹跳）<1 V
- 高驱动输出（–32 mA IOH，64 mA IOL）
- Ioff支持部分断电模式操作
- 根据JEDEC标准JESD 17，锁存性能超过500 mA
- ESD保护超过JESD 22
- 2000-V人体模型（A114-A）
- 200-V机器型号（A115-A）
这些8位触发器具有专门为驱动高电容或相对低阻抗负载而设计的3态输出。它们特别适合于实现缓冲寄存器、I/O端口、双向总线驱动器和工作寄存器。
SN54ABT574和SN74ABT574A的八个触发器是边缘触发D型触发器。在时钟（CLK）输入的正转变时，Q输出被设置为在数据（D）输入处设置的逻辑电平。
缓冲输出使能（OE）\输入可用于将八个输出置于正常逻辑状态（高或低逻辑电平）或高阻抗状态。在高阻抗状态下，输出既不负载也不显著驱动总线。高阻抗状态和增加的驱动提供了在不需要接口或上拉部件的情况下驱动总线的能力。
OE不会影响触发器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。
为确保通电或断电期间的高阻抗状态，OE\应通过上拉电阻器连接到VCC；电阻器的最小值由驱动器的电流吸收能力确定。
此设备完全指定用于使用Ioff的部分断电应用。Ioff电路禁用输出，防止设备断电时电流回流。
