SN74LS174N

• ‘174、‘LS174、‘S174包含六个带单轨输出的触发器
• ‘175、‘LS175、‘S175包含四个带双轨输出的触发器
• 提供的三个性能范围：见右下表
• 缓冲时钟和直接清除输入
• 每个触发器的单独数据输入
• 应用程序包括：
• 缓冲区/存储寄存器
• 移位寄存器
• 图案生成器

这些单片正边缘触发触发器利用TTL电路实现D型触发器逻辑。所有触发器都有一个直接清零输入，‘175’、‘LS175’和‘S175’具有来自每个触发器的互补输出。

满足设置时间要求的D输入端的信息在时钟脉冲的正向边沿传输到Q输出端。时钟触发发生在特定电压电平，与正向脉冲的过渡时间没有直接关系。当时钟输入处于高电平或低电平时，D输入信号对输出没有影响。

这些电路与大多数TTL电路完全兼容。