这些器件包含两个独立的J-K\正边缘触发触发器。预设（PRE）\或清除（CLR）\输入的低电平设置或重置输出，而不考虑其他输入的电平。当PRE和CLR不活动（高）时，满足设置时间要求的J和K输入端的数据被传输到时钟（CLK）脉冲正沿的输出端。时钟触发发生在电压电平，并且与时钟脉冲的上升时间不直接相关。在保持时间间隔之后，J和K\输入端的数据可以改变，而不会影响输出端的电平。这些多功能触发器可以通过将K接地并将J绑高而作为触发器。如果J和K连接在一起，它们也可以作为D型触发器。
特色
- 宽工作电压范围为2 V至6 V
- 最大1μA的低输入电流
- 高电流输出可驱动多达10个LSTL负载
- 低功耗，40μA最大ICC
- 典型tpd=12 ns
- 5 V时±4 mA输出驱动
这些器件包含两个独立的J-K\正边缘触发触发器。预设（PRE）\或清除（CLR）\输入的低电平设置或重置输出，而不考虑其他输入的电平。当PRE和CLR不活动（高）时，满足设置时间要求的J和K输入端的数据被传输到时钟（CLK）脉冲正沿的输出端。时钟触发发生在电压电平，并且与时钟脉冲的上升时间不直接相关。在保持时间间隔之后，J和K\输入端的数据可以改变，而不会影响输出端的电平。这些多功能触发器可以通过将K接地并将J绑高而作为触发器。如果J和K连接在一起，它们也可以作为D型触发器。
