AD9866BCPZRL是一种混合信号前端（MxFE®）IC，用于需要Tx和Rx路径功能的收发器应用，数据速率高达80 MSPS。其灵活的数字接口、省电模式和高Tx到Rx隔离使其非常适合半双工和全双工应用。数字接口非常灵活，允许与支持半双工或全双工数据传输的数字后端进行简单接口，因此通常允许AD9866BCPZRL取代离散ADC和DAC解决方案。省电模式包括减少单个功能块的功耗或在半双工应用中关闭未使用的块的能力。串行端口接口（SPI®）允许对各种功能块进行软件编程。片上PLL时钟乘法器和合成器提供所有所需的内部时钟，以及来自单晶或时钟源的两个外部时钟。
Tx信号路径由可旁路的2×/4×低无源滤波器、12位TxDAC和线路驱动器组成。在80MSPS的输入数据速率下，传输路径信号带宽可以高达34MHz。TxDAC提供可直接转向外部负载或内部低失真电流放大器的差动电流输出。电流放大器（IAMP）可以配置为电流或电压模型线驱动器（具有两个外部npn晶体管），能够提供超过23dBm的峰值信号功率。Tx功率可以在19.5dB范围内以0.5dB的步长进行数字控制。
接收路径由可编程放大器（RxPGA）、可调谐低通滤波器（LPF）和12位ADC组成。低噪声RxPGA的可编程增益范围为−12 dB至+48 dB，步长为1 dB。对于超过30 dB的增益设置，其输入参考噪声小于3.3 nV/√Hz。接收路径LPF截止频率可以设置在15 MHz至35 MHz范围内，也可以简单地绕过。12位ADC在5 MSPS至80 MSPS范围内实现了卓越的动态性能。RxPGA和ADC提供可扩展的功耗，从而实现功率/性能优化。
AD9866BCPZRL为多频带调制解调器提供了高度集成的解决方案。它采用节省空间的64引线框架芯片规模封装（LFCSP），并在商业（-40°C至+85°C）温度范围内指定。
特色
- 用于宽带调制解调器的低成本3.3V CMOS MxFE
- 12位DAC
- 2×/4×插值滤波器
- 200 MSPS DAC更新率
- 集成23 dBm线路驱动器，19.5 dB增益控制
- 12位80 MSPS ADC
- −12 dB至+48 dB低噪声RxPGA（<2.5 nV/√Hz）
- 三阶可编程低通滤波器
- 灵活的数字数据路径接口
- 半双工和全双工操作
- 向后兼容AD9975和AD9876
- 各种断电/断电模式
- 内部时钟乘法器（PLL）
- 2个辅助可编程时钟输出
- 可采用64引脚芯片级封装或裸管芯
应用
- 电力线网络
- VDSL和HPNA
（图片：引出线）
