双ADC核心采用多级差分流水线结构，具有集成输出纠错逻辑。每个ADC都具有宽带宽输入，支持各种用户可选择的输入范围。集成电压基准简化了设计考虑。提供占空比稳定器以补偿ADC时钟占空比的变化，从而允许转换器保持优异的性能。
ADC数据输出在内部直接连接到接收机的数字下变频器（DDC）。数字接收机具有两个信道，并提供处理灵活性。每个接收信道有四个级联信号处理级：32位频率转换器（数控振荡器（NCO））、可选采样率转换器、固定FIR滤波器和fs/4固定频率NCO。
除了接收机DDC之外，AD6649BCPZRL7还有几个功能，可以简化系统接收机中的自动增益控制（AGC）功能。可编程阈值检测器允许使用ADC的快速检测输出位来监测输入信号功率。如果输入信号电平超过可编程阈值，则快速检测指示灯变高。因为该阈值指示器具有低延迟，所以用户可以快速降低系统增益，以避免ADC输入处的超范围情况。
数字处理后，数据直接发送到14位输出端口。这些输出在1.8 V LVDS信号电平下工作。
AD6649BCPZRL7接收机数字化了宽频谱的中频频率。每个接收机都设计用于同时接收主信道和分集信道。与传统模拟技术或集成度较低的数字方法相比，这种IF采样架构大大降低了组件成本和复杂性。在分集应用中，由于最终NCO将输出中心频率转换为fs/4，因此输出数据格式是真实的。
灵活的断电选项可在需要时实现显著的节电。
设置和控制的编程使用3针SPI兼容串行接口完成。
AD6649BCPZRL7采用64引脚LFCSP，在-40°C至+85°C的工业温度范围内使用。
应用- 通信
- 分集无线电系统
- 多模数字接收机（3G）TD-SCDMA、WiMax、WCDMA、CDMA2000、GSM、EDGE、LTE
- 通用软件无线电
- 宽带数据应用
产品亮点
特色
- 在185 MHz Ain和245.76 MSPS的95 MHz BW下，SNR=73.0 dBFS
- 185 MHz Ain和250 MSPS时SFDR=85 dBc
- -151.2 dBFS/Hz输入噪声@220 MHz，-1dBFS Ain和250MSPS
- 总功耗：1W
- 1.8 V模拟和LVDS输出电源操作
- 整数1到8输入时钟分频器（最大输入625Mhz）
- 集成双通道ADC——采样率高达250 MSPS——中频采样频率高达400 MHz
- 集成宽带数字下变频器（DDC）——32位复数数字控制振荡器（NCO）——采样率转换器和两种模式FIR滤波器——fs/4输出NCO的实输出
- 快速检测位，实现高效AGC
- 节能省电模式
- 十进制交错“实”LVDS数据输出——更多功能请参见数据表
（图片：引出线）
