计数器可以定义为用于根据发生的事件对特定事件进行计数的设备。该计数器在计算机或数字逻辑系统中的主要作用是根据CLK信号计算和存储进程或事件发生的次数。有不同类型的计数器，如同步计数器，异步计数器，同步十进位和异步十进位，同步上下和异步上下计数器。


最常见的计数器类型是包括单个CLK和几个输出的顺序逻辑电路。这里的输出用二进制或十进制数字表示，用二进制代码表示。每一个CLK信号要么增加数量，要么减少数量。本文概述了同步计数器及其在应用程序中的工作。

什么是同步计数器？

同步计数器可以定义为，一种使用时钟信号来转换其转换的计数器。因此，这些计数器主要依赖于时钟的输入来修改状态值。在该计数器中，所有触发器（FF）都与相同的时钟信号相关联以同时激活。此计数器的另一个名称是同时计数器，其中这些计数器中没有波纹效应和传播延迟。

与同步计数器相比，异步计数器的设计非常简单，但异步计数器有最大工作频率的限制。为了克服这一限制，这些计数器主要是通过提供同步时钟来设计的，因此，输出通过时钟的输入同步变化。

同步计数器电路图

同步计数器的设计和操作说明如下。这个3位同步计数器电路图如下所示，该电路设计有2个and逻辑门、3个J-K FF和一个用于启用触发器的CLK信号。

这里，一个有效的高电平信号被提供给触发器A的输入端。因此，它在每个CLK输入的下降沿触发。类似地，AND门被提供给触发器-B，在这种情况下，触发器-B的输出主要取决于先前的FF输入和输出B。一旦“与”门接通，则触发器B将在触发器A的输出为高电平时简单地切换。

ding="async" class="wp-image-41626 size-full" src="https://uploads.9icnet.com/images/aritcle/20230518/3-bit-Synchronous-Counter-Circuit-Diagram.jpg" alt="3 bit Synchronous Counter Circuit Diagram" width="600" height="410" data-wp-editing="1" sizes="(max-width: 600px) 100vw, 600px">
3位同步计数器电路图

通过这种方式，触发器C的输入将是第二个与门的输出。因此，一旦A2逻辑门被激活，触发器C就简单地切换。当A1逻辑门和触发器B的输出为高时，A2逻辑门将被激活。

让我们讨论一下3位同步计数器的操作。在电路的开始，触发器被安排在0，然后三个触发器的输出将为零，如QCQBQA＝000。但在主CLK信号的下降沿，触发器A的输出从零切换到一。因此，在触发器B和FF-C处，不会发生变化，因为这两个FF的输入端子为0，直到下一个CLK信号到达。

因此，在提供第一CLK信号时，触发器的输出将是QCQBQA＝001。在施加第二时钟信号之前，由于高栅极A1的输出，类似A和B的两个FF输入都将为1。因此，在第二个CLK信号的下降沿，两个触发器将再次切换。因此，这将使FFA输出从1变为0，FFB输出从0变为1。因此，输出将为010；像A1和A2这样的两个逻辑门都将被关断。

一旦施加第三时钟信号，触发器A的输出将触发，逻辑门A1和A1将导通，因此输出将为011。一旦施加第四时钟信号，那么电路中的所有三个FF输入都将为高。因此，第四个触发器的下降沿将触发所有触发器输出，从而将QA和QB更改为0，将QC更改为1。因此，该特定CLK信号的总o/p将为100，因此逻辑门A1和A2将被关断。

一旦出现下一个CLK信号，那么在第五CLK信号的下降沿，FF-A输出将再次从低切换到高。结果，输出QCQBQA将为10，因此逻辑门A1和A2将被激活。

一旦施加第六CLK信号，则触发器A在其下降沿从1切换到0。并且触发器B的输入也是高电平，因此其输出从0切换到1。因此，在这种情况下，QCQBQA将为110。此外，该过程将继续&在第8个CLK信号的下降沿，所有FF输出（如QCQBQA）将重置为000。

在同步计数器中，同时重置电路中的所有FF是很重要的。因此，计数器设置时间等于电路内的每个触发器传播延迟。因此，可以通过高频CLK信号来控制该计数器。

真值表

这个三位同步计数器的真值表如下所示。

CLK公司

 质量控制 质量b 质量保证

十进制当量

首先

 0 0 0 0

1.标准时间下降边缘

 0 0 1. 1.
2.第二次下降边缘 0 1. 0

2.
3.第三方下降边缘 0 1. 1.

3.

4.第下降边缘

 1. 0 0 4.
5.第下降边缘 1. 0 1.

5.
6.第下降边缘

1.

 1. 0 6.
7.第下降边缘 1. 1. 1.

7.
8.第下降边缘 0 0 0

0

这个同步计数器的时序图如下所示。

Timing Diagram of Synchronous Counter
同步计数器时序图

同步计数器类型

在数字电子领域不同类型的同步计数器可用于二进制计数器、4位同步UP、4位同期DOWN、4位异步UP或DOWN、BCD计数器、同步十进位计数器、2位、3位、可加载、Johnson计数器和环形计数器。下面将讨论其中的一些问题。

二进制计数器

二进制计数器是一种由触发器组成的电子电路，其中一个触发器输出作为一个系列中下一个触发器的输入。基于电路中触发器（FF）的连接，可以使用同步或异步的二进制计数器。在同步计数器中，所有FF都通过类似的CLK信号被激活。

异步计数器被称为纹波计数器。在这种类型的计数器中，CLK信号被直接提供给第一个FF，然后它以传播延迟被发送到另一个FF。

4位同步递增计数器

4位同步递增计数器的设计可以像3位同步递增计数一样完成，但不同之处在于使用的触发器数量。在这个计数器中，使用了四个JK触发器进行设计。使用该触发器的主要原因是，如果两个输入都基于CLK信号为高，则它切换其状态。

一个外部CLK信号被并行地提供给所有四个触发器。该计数器包括16个输出状态，从0000计数到1111。与3位相比，该计数器的时序图及其操作也是相同的。

4位同步递减计数器

这个计数器的主要功能是按递减顺序对数字进行计数。与递增计数器相比，递减计数器也是相同的，但它必须减少计数。因此，JK触发器的输入端被连接到Q’，并且相同的外部CLK信号被连接到电路内的四个触发器。

每当该计数器对级数进行递减计数时，首先FF的所有输入都将处于高状态，因为它们必须对级数进行递增计数。因此，它将以1111开始，以0000结束，就像一个递增计数器。在这种类型的计数器中，应该注意的是，如果前触发器在其输出端产生低逻辑，那么前一个触发器将简单地切换。

2位同步计数器

A.2位同步计数器是通过两个可逆的JK触发器和两个费曼门设计的。这里，Feynman门是一个CNOT或受控非门，用于复制信号，因为在可逆逻辑电路中不允许扇出。所以这个门就像扇出门一样用来复制信号。

CLK输入被提供给费曼门，在费曼门中，输出与另一个门（如输入）相关联，也与可逆JK触发器（如CLK输入）相连接。

同步上/下计数器或双向计数器

同步计数器被设计为使用控制信号作为上/下计数器操作，因为它能够在任何方向上计数，所以它被称为双向计数器。在这个计数器中，一个JK触发器被用作一个用于位存储的T触发器。

例如，一个3位双向计数器包括8种可能的输出条件。因此，根据控制输入，它将向任何方向计数。如果此计数器开始向上计数，则计数将从0到7。一旦控制输入被修改，那么这个计数器将开始向下计数，从7到0。

这里，计数器操作的方向将由控制输入决定。一旦控制输入为1，它将停止2和4“与”门并启用1和3门。因此，在这种情况下，这个计数器将开始向上计数。

优点和缺点

这个同步计数器的优点和缺点包括以下内容。

  • 与异步相比，它的设计很简单
  • 它同时工作。
  • 没有传播延迟与之相关。
  • 计数系列通过逻辑门来控制，
  • 更快的操作

主要同步计数器的缺点也就是说，它需要大量额外的逻辑来执行。

  • 所有触发器都是通过单个或公共CLK信号驱动的
  • 他们需要大型组件和电路。
  • 这个计数器使用一个复杂的逻辑电路&不断增加的状态数。

应用

这个同步计数器的应用包括以下内容。

  • 机器的运动控制
  • 电机转速计数器
  • 旋转轴编码器
  • 脉冲发生器
  • 数字时钟
  • 报警系统
  • 数字手表

1). 同步计数器使用哪种FF？

同步计数器使用边沿触发的FF来改变控制输入上CLK信号的上升沿（正沿）或下降沿（负沿）上的条件。

2). 什么是同步设备？

通过单独的时钟通道相互同步通信的设备称为同步设备。

3). 一个4位同步计数器将有多少个状态？

在4位同步计数器中，状态总数为2^4=16个状态。

4). 什么是3位同步递减计数器？

3位同步递减计数器设计有一个与门和三个T触发器。这三个触发器是负沿触发的&这些FF的输出将同步改变它们的效果。这里，所有触发器的“T”输入分别为1、Q0’和“Q1”Q0’

因此，这一切都是关于同步计数器的概述，它可以用D型或Toggle触发器制成。与异步相比，这些设计非常简单。顾名思义，所有触发器的CLK输入都是用相同的CLK信号相互计时的，因此所有输出状态将同时改变或切换。这里有一个问题，什么是同步十年计数器？