久芯网

PWM方波衰减电路设计问题请教

avatar rui yang 提问时间: 2023-10-04 15:47:08 / 已解决

目的:单极性PWM信号(FPGA产生1.6MHz/3.3V)衰减到-95mV~-105mV单极性脉冲,输出阻抗50欧姆。

思路:参考TI的应用手册《sloa058.pdf》衰减电路设计,采用运放OPA835/836/837使用tina-ti进行仿真。如下图所示。

问题:设计思路是否正确,TI是否有针对PWM/方波/脉冲放大运放,有没有更好的解决方案?输出阻抗50欧姆直接在运放信号输出引脚串联50欧姆电阻(如图R4)吗?

7个回答
  • avatar Amy Luo
    回答时间: 2023-10-04 16:18:05

    您好,

    运放放大PWM/方波/脉冲信号主要看带宽和压摆率参数,小信号的处理就看带宽了,带宽越宽保留的高次谐波越多,看运放输出信号的陡度是否满足设计要求。

  • avatar Kailyn Chen
    回答时间: 2023-10-04 16:36:34

    利用比例运放进行衰减是可行的,但对于运放的一个参数,压摆率来说,定义SR=deltaV/deltaT,只有当delta T为无穷小的时候,SR才会无穷大,即为斜率最大,波形为方波,所以这是您仿真看到的方波波形总会有斜率存在的原因,那么在选择运放的时候,就要选择SR尽量大的。

  • avatar KW X
    回答时间: 2023-10-04 16:56:09

    简单的阻抗匹配衰减,弄了一堆。。。这是为哪般?

  • avatar rui yang
    回答时间: 2023-10-04 17:17:12

    你好 谢谢你的建议 你觉得应该怎么设计比较合理?输出阻抗50欧姆直接在运放信号输出引脚串联50欧姆电阻(如图R4)这样行吗,有没有更加合理的解决办法。

  • avatar rui yang
    回答时间: 2023-10-04 17:38:15

    谢谢你,在设计时我已经尽量选择SR大的,如上图设计的电路合理吗,原始PWM信号边沿达到25ns,通过如上仿真是满足要求的,只是这个输出阻抗50欧姆直接在运放信号输出引脚串联50欧姆电阻(如图R4)是合理的解决办法吗?

  • avatar Amy Luo
    回答时间: 2023-10-04 17:58:45

    运放的输出阻抗与频率有关系,参考数据手册图13;

    要求输出阻抗50欧姆,后端是带什么负载要求

    应用手册sloa058.pdf可以给附个链接吗

  • avatar rui yang
    回答时间: 2023-10-04 18:30:04

    1,衰减电路参考的手册链接  https://wenku.baidu.com/view/a834dd3f5727a5e9856a617c.html 中 2.2章节 Figure 5. Inverting Attenuation Circuit。如下图

    2,请教一个关于运放阻抗匹配问题,如下图,R4匹配的是传输线的阻抗,消除反射,R5的作用是什么,是让输出阻抗50欧姆吗?参考TI论坛(e2echina.ti.com/.../83521)中描述。

会员中心 微信客服
客服
回到顶部