9DB106BGLF零延迟缓冲器支持PCIe Gen1和Gen2时钟要求。9DB106BGLF由IDT CK410/CK505兼容主时钟发生器的差分SRC输出对驱动。它衰减了输入时钟上的抖动,并具有可选择的PLL带宽,以在具有或不具有扩频时钟的系统中最大化性能。SMBus接口允许控制PLL带宽和旁路选项,而2个时钟请求(CLKREQ#)引脚使9DB106BGLF适合Express Card应用。
特色
- 6-0.7 V电流模式差分输出对(HCSL)
- 输出1和4的CLKREQ#引脚/支持Express Card应用
- PLL或旁路模式/PLL可以消除输入时钟的抖动
- 可选择的PLL带宽/最小化下游PLL中的抖动峰值
- 扩频兼容/跟踪低EMI的扩展输入时钟
- 可以禁用SMBus接口/未使用的输出
- 周期间抖动<50 ps
- 输出到输出偏斜<50 ps
(图片:引出线)