9DB306BLLF是一款高性能1对6差分到LVPECL抖动衰减器，专为PCI Express®设计™ 系统。在某些PCI Express®系统中，如台式PC中的系统，PCI Express®时钟由低带宽、高相位噪声PLL频率合成器生成。在这些系统中，可能需要零延迟缓冲器来衰减来自PLL合成器和来自系统板的高频随机和确定性抖动分量。9DB306BLLF具有2种PLL带宽模式。在低带宽模式下，PLL环路BW约为500kHz，该设置将衰减来自参考时钟输入的大部分抖动，同时足够高以通过三角输入扩频分布。还有一种高带宽模式，它将PLL带宽设置为1MHz，这将通过更多的扩频调制。对于具有x30个参考乘法器而不是x25个乘法器的序列，通过配置适当的频率选择引脚（FS0:1），可以将6个PCI Express®输出（PCIEX1:5）中的5个设置为125MHz而不是100MHz。在台式PC PCI Express®应用程序中，输出PCIEX0将始终以参考时钟频率（通常为100MHz）运行。
特色
- 六个差分LVPECL输出对
- 一个差分时钟输入
- CLK和nCLK支持以下输入类型：LVPECL、LVDS、LVHSTL、SSTL、HCSL
- 最大输出频率：140MHz
- 输入频率范围：90MHz～140MHz
- VCO范围：450MHz-700MHz
- 输出偏斜：135ps（最大值）
- 周期间抖动：30ps（最大值）
- 100MHz时的RMS相位抖动（1.5MHz-22MHz）：3ps（典型值）
- 3.3V工作电源
- 0°C至70°C环境工作温度
- 提供无铅（RoHS 6）封装
- 可根据要求提供工业温度信息
（图片：引出线）
