VIA芯片组的双DDR I/II扇出缓冲区
特色
- 低偏斜,扇出缓冲区
- 用于功能和输出控制的SMBus
- 单组1-6差分时钟分配
- 1对差分反馈引脚,用于输入输出同步
- 最多支持2个DDR DIMM
- 266MHz(DDRI 533)输出频率支持
- 400MHz(DDRII 800)输出频率支持
- 通过SMBus的可编程偏斜
- 通过SMBus可编程的单个输出控制
- 输出-输出偏差:<100ps
- DDR输出的输出上升和下降时间:650ps-950ps
- 占空比:47%-53%
- 28针SSOP/TSSOP封装
- 符合RoHS的包装
(图片:引出线)