Altera的Flexible Logic Element MatriX（FLEX®）系列结合了可擦除可编程逻辑器件（EPLD）和现场可编程门阵列（FPGA）的优点。FLEX 8000器件系列是各种应用的理想选择，因为它结合了FPGA的细粒度架构和高寄存器计数特性以及EPLD的高速和可预测互连延迟。逻辑在包括紧凑型4输入查找表（LUT）和可编程寄存器的LE中实现。快速、连续的路由资源网络提供了高性能。
FLEX 8000设备为数字信号处理（DSP）、宽数据路径操作和数据转换等应用提供了大量存储元件。这些设备是总线接口、TTL集成、协处理器功能和高速控制器的绝佳选择。高引脚数封装可以将多个32位总线集成到单个设备中。
所有FLEX 8000设备包都为具有大扇出的同步控制信号提供四个专用输入。每个I/O引脚在设备外围都有一个相关的寄存器。作为输出，这些寄存器提供快速时钟输出时间；作为输入，它们提供了快速的设置时间。
FLEX 8000架构中的逻辑和互连配置有CMOS SRAM元件。FLEX 8000设备在系统加电时使用存储在工业标准并行EPROM或Altera串行配置设备中的数据或系统控制器提供的数据进行配置。Altera提供EPC1、EPC1213、EPC1064和EPC1441配置设备，通过串行数据流配置FLEX 8000设备。配置数据也可以存储在行业标准32K×8位或更大的配置设备中，或从系统RAM下载。配置FLEX 8000设备后，可以通过重置设备并加载新数据来在电路中重新配置。因为重新配置需要少于100毫秒，所以可以在系统运行期间进行实时更改。
特色
■ 低成本、高密度、寄存器丰富的CMOS可编程逻辑器件（PLD）系列（见表1）
–2500至16000个可用闸门
–282至1500个寄存器
■ 系统级功能
–通过外部配置设备或智能控制器实现电路内可重新配置（ICR）
–完全符合外围组件互连特殊兴趣组（PCI SIG）PCI本地总线规范，版本2.2，用于5.0-V操作
–内置联合测试行动组（JTAG）边界扫描测试（BST）电路符合IEEE标准1149.1-1990，适用于选定设备
–MultiVoltTM I/O接口使设备核心能够在5.0 V下运行，同时I/O引脚与5.0 V和3.3 V逻辑电平兼容
–低功耗（待机模式下的典型规格为0.5 mA或更低）
■ 柔性互连
–FastTrack®互连连续布线结构，实现快速、可预测的互连延迟
–专用进位链，实现快速加法器、计数器和比较器等算术功能（由软件工具和大函数自动使用）
–专用级联链，实现高速、高扇入逻辑功能（由软件工具和大功能自动使用）
–实现内部三态网络的三态仿真
■ 强大的I/O引脚
■ 可编程输出转换速率控制降低开关噪声
