特色
■高性能、高性价比、0.25 um 5级金属技术。
■2.5 V内部电源电压和3.3 V WO电源电压，以实现速度和兼容性。
■0.25μm内多达340000个可用栅极。
■0.25μm内最多612个用户I/O。（OR3L.xxxxB l/O具有5 V耐受性，允许与3.3 V和5 V设备互连，当使用3.3 V IO电源时，可根据每个引脚进行选择。）
■双四位可编程调谐单元（PFU）架构，每个PFU有八个16位查找表（LUT），以两个半字节组织，用于半字节或字节宽功能。允许在单个PFU中混合运算和逻辑功能。
■每个PFU有九个用户寄存器，每个LUT后面有一个，外加一个。所有这些都具有可编程时钟启用和本地设置/重置，以及每个PFU可以禁用的全局设置/重置。
■PFU的灵活输入结构（FINS）为具有共享输入的LUT提供了可路由性增强，并为具有独立输入的LUS提供了逻辑灵活性。
■快速进位逻辑和到相邻PFU的路由，用于半字节宽、字节宽或更长的算术函数，可选择注册PFU进位。
■软连线LUT（SWL）允许在单个PFU中快速级联多达三个级别的LUT逻辑。
■补充逻辑和互连单元（SLIC）在每个可编程逻辑单元（PLC）中提供3个可状态缓冲器、最多10位解码器和类似于PAL的and或OR INVERT（AOI）。
■基于每个集合路由两个数据半字节和两条控制线的丰富的分层路由资源提供更快的位置和路由实现以及更少的路由延迟。
■独立可编程驱动能力：12 mA吸收/6 mA源或6 mA吸收/3 mA源。
■内置边界扫描（IEEE↑1149.1 JTAG）和可测试性功能以3状态所有I/O引脚。
■增强的系统时钟路由以实现低偏斜。源于片上或任意/O的高速时钟。
■多达四个ExpressCLK输入允许对芯片上和芯片外信号进行极为精确的计时，并可访问内部通用时钟路由。
■StopCLK功能可通过用户命令自动停止/启动ExpressCLK。
