DSP56301是可编程CMOS数字信号处理器（DSP）DSP56300核心系列的成员。该系列使用高性能、单时钟周期的指令引擎。DSP56300核心系列的重要架构特征包括桶形移位器、24位寻址、指令缓存和DMA。DSP56301使用3.0–3.6伏的内部80/100 MHz时钟提供80/100 MIPS。DSP56300核心系列提供了丰富的指令集和低功耗，并提高了速度和功率，支持无线、电信和多媒体产品。
特征
•每秒80/1亿条指令（MIPS），80/100 MHz时钟为3.0–3.6 V
•与具有高度并行指令集的DSP56000内核兼容的目标代码
•数据算术逻辑单元（数据ALU），具有完全流水线24×24位并行乘法器累加器（MAC）、56位并行桶形移位器（快速移位和标准化；位流生成和解析）、条件ALU指令以及软件控制下的24位或16位算术支持
•具有位置独立代码（PIC）支持的程序控制单元（PCU）、针对DSP应用优化的寻址模式（包括立即偏移）、内部指令缓存控制器、内部内存可扩展硬件堆栈、嵌套硬件DO循环和快速自动返回中断
•具有支持内部和外部访问的六个DMA通道的直接存储器访问（DMA）；一维、二维和三维传输（包括循环缓冲）；块传输中断结束；以及从中断线和所有外围设备触发
•锁相环（PLL）允许改变低功率分频因数（DF），而不会丢失锁定和输出时钟，并消除歪斜
•硬件调试支持，包括片上仿真（OnCE™) 联合测试行动组（JTAG）测试接入端口（TAP）模块
（图片：引出线）
