一般说明
BelaSign 200是一款高性能、可编程、混合信号数字信号处理器（DSP），基于on Semiconductor的第二代SignaKlara专利™ 技术
这种单芯片解决方案非常适合音频性能、低功耗和小型化至关重要的嵌入式应用。BelaSign 200针对各种以数字语音和音频为中心的应用，包括：
通信耳机
智能手机
个人数字助理（PDA）
免提车载套件
蓝牙™ 无线技术系统
BelaSign 200提供多种模拟和数字接口，包括并行、串行、同步和异步接口，以便于与各种应用的传感器连接。
BelaSign 200包含两个主要处理块，它们一起工作以提供完整的音频处理链。模拟部分包括两个16位A/D转换器和两个16比特D/A转换器。两个片上直接数字输出级允许BelaSign 200直接驱动各种输出传感器，无需外部功率放大器。
BelaSign 200具有内部时钟生成和功率调节功能，可实现卓越的噪声和功率性能。两个DSP子系统同时运行：RCore是一个完全可编程的DSP核心，加权重叠加法（WOLA）滤波器组协处理器是一个专用的、可配置的处理器，可执行时频域变换和其他基于矢量的计算。除了这些处理器之外，还有其他几个外围设备，它们优化了音频处理的架构，例如，输入/输出处理器（IOP），这是一种音频定向直接内存访问（DMA）处理器，它在后台运行，并管理转换器和两个处理器之间的数据流。
主要功能
2.1系统
•16位可编程定点DSP内核
•针对滤波器组计算优化的可配置WOLA滤波器组协处理器
•12 Kword程序存储器（PRAM）
•两个4千瓦数据存储器（XRAM和YRAM）
•两个384字双端口FIFO存储器
•两个128字双端口18位存储器，专用于WOLA输出结果
•576字存储器，专用于WOLA增益值、WOLA窗口和其他配置数据
•内部振荡器
•标称工作电压为1.8V
•超低功耗：低于1mW@1.28MHz系统时钟频率，1.8V标称工作电压，两个处理器都在运行
•提供QFN包；其他套餐可根据要求提供
2.2 R核心DSP
•双哈佛架构，16位可编程定点DSP，带三个执行单元
•带40位累加器的单循环乘法累加（MAC）
•具有强大寻址模式的高度并行指令集
•灵活的地址生成（包括模寻址），用于访问程序存储器和数据存储器，以及控制和
配置寄存器
•使用专用堆栈指针分离系统和用户堆栈
•针对信号电平计算和块浮点计算优化的快速归一化和去归一化操作
•支持输入数据流的时域预处理和后处理以及WOLA输出的频域处理
•整个系统的主处理器
2.3 WOLA滤波器组协处理器
•单声道和立体声时频转换，提供真实或复杂的数据结果
•重叠添加（OLA）和WOLA滤波器组配置的标准库
o可配置的频带数
o可配置的频带数
o可配置的过采样和抽取因子
o可配置窗口
•低组延迟（16个频段可能小于4ms）
•用于幅度和相位处理的快速真实和复杂增益应用
•块浮点计算（4位指数，18位尾数）以实现高保真度
•最大数字增益可能为90dB
•高保真时频域处理
•通过共享存储器、控制寄存器和中断与RCore进行低开销交互
2.4输入输出处理器（IOP）
•所有音频数据的基于块的DMA提供输入和输出FIFO的自动管理，从而减少处理器开销
•单声道（单输入、单输出）、简单立体声（双输入、单输入）、全立体声（双输出、双输入）和数字混合（双输入和单输出）操作模式
•通过中断和共享内存与RCore交互
•提供正常和智能FIFO音频数据访问方案
特色
- 提供超小型封装选项
- 低电源电压：1.2 V-1.8 V（仅限CSP 1.8 V）
- 双哈佛16位DSP内核
- 专用滤波器组协处理器，产生等效的5 MIPS/MHz；执行子带分析和合成、加窗、时间折叠和均衡
- 8千瓦数据RAM和12千瓦程序RAM
- 双通道16位SD ADC/DAC，带集成可编程放大器、衰减器和滤波器
- 可编程音频信号采样率高达60 kHz
- 六个低速模拟输入（10位ADC，标称1.6 kHz采样率）
- 片上电源管理
- 可编程内部振荡器；外部时钟支持敢达33 MHz
- 多种数字接口，包括：GPIO、SPI、UART、I2S、TWSS、PCM
- 超低功耗：低至0.05 mW/MIPS
- 33 MHz工作频率下最高200峰值MIPS
应用
- 数字语音音频处理
- 移动电话
- PDA
- 耳机
