EPF10K30AQI208-3

特征

■ 业界首个嵌入式可编程逻辑器件（PLD）系列，提供可编程芯片系统（SOPC）集成

–用于实现超大功能的嵌入式阵列，如高效内存和专用逻辑功能

–用于一般逻辑功能的逻辑阵列

■ 高密度

–10000至250000个典型闸门（见表1和表2）

–最多40960个RAM位；每个嵌入式阵列块（EAB）2048位，所有这些都可以在不降低逻辑容量的情况下使用

■ 系统级功能

–MultiVoltTM I/O接口支持

–FLEX®10KA设备中的5.0V容差输入引脚

–低功耗（大多数设备在待机模式下的典型规格小于0.5 mA）

–FLEX 10K和FLEX 10KA设备支持外围组件互连特殊兴趣组（PCI SIG）PCI本地总线规范，版本2.2

–FLEX 10KA设备包括上拉钳位二极管，可逐引脚选择，符合3.3V PCI标准

–选择FLEX 10KA设备，支持8个或更少负载的5.0-V PCI总线

–符合IEEE标准1149.1-1990的内置联合测试行动组（JTAG）边界扫描测试（BST）电路，无需消耗任何设备逻辑即可使用

一般说明

Altera的FLEX 10K设备是业界第一款嵌入式PLD。基于可重新配置的CMOS SRAM元件，灵活逻辑元件矩阵（FLEX）架构结合了实现通用门阵列大功能所需的所有功能。FLEX 10K系列具有多达250000个门，提供了将整个系统（包括多个32位总线）集成到单个设备中的密度、速度和功能。

FLEX 10K设备可重新配置，可在装运前进行100%测试。因此，设计者不需要为故障覆盖目的生成测试向量。此外，设计者不需要管理不同ASIC设计的库存；FLEX 10K设备可在板上配置，以实现所需的特定功能。

表6显示了一些常见设计的FLEX 10K性能。所有性能值均通过Synopsys DesignWare或LPM函数获得。实施应用程序不需要特殊的设计技术；设计者简单地推断或实例化Verilog HDL、VHDL、Altera硬件描述语言（AHDL）或原理图设计文件中的函数。

特色

（图片：引线/示意图）