RM48Lx30设备是用于安全系统的高性能微控制器系列。安全架构包括锁步双CPU、CPU和存储器BIST逻辑、闪存和数据SRAM上的ECC、外围存储器上的奇偶校验以及外围I/O上的环回功能。
RM48Lx30设备集成了ARM Cortex-R4F浮点CPU。CPU提供了1.66 DMIPS/MHz的高效率，并且配置最高可运行200MHz，最多可提供332 DMIPS。该设备支持小端[LE]格式。
RM48L930设备具有3MB集成闪存和256KB数据RAM。RM48L730具有2MB集成闪存，256KB数据内存。RM48L530设备具有2MB的集成闪存和192KB的数据RAM。闪存和RAM都具有单位纠错和双位错误检测功能。该设备上的闪存是一种非易失性、电可擦除、可编程的存储器，采用64位宽的数据总线接口实现。对于所有读取、编程和擦除操作，闪存在3.3V电源输入（与I/O电源相同）上运行。当处于流水线模式时，闪存以高达200 MHz的系统时钟频率运行。SRAM支持字节、半字、字和双字模式的单周期读写访问。
RM48Lx30设备具有用于实时控制的外围设备，包括两个下一代高端定时器（N2HET）定时协处理器和两个支持多达24个输入的12位模数转换器（ADC）。
N2HET是一种先进的智能计时器，为实时应用提供了复杂的计时功能。该定时器是软件控制的，使用一个简化的指令集，带有专门的定时器微机械和锐钛矿I/O端口。N2HET可用于脉宽调制输出、捕获或比较输入或GPIO。N2HET特别适用于需要多个传感器信息的应用，并驱动具有复杂和准确时间脉冲的致动器。高端定时器传输单元（HTU）可以执行DMA类型的事务，以将N2HET数据传输到主存储器或从主存储器传输N2HET。内存保护单元（MPU）内置在HTU中。
该设备有两个12位分辨率的MibADC，每个MibADC有24个通道和64个字的奇偶保护缓冲RAM。MibADC通道可以单独转换，也可以通过软件对其进行分组，以进行顺序转换。两个MibADC共享16个通道。有三个独立的分组。当触发或配置为连续转换模式时，每个序列可以转换一次。MibADC有一个10位模式，当需要与旧设备兼容或更快的转换时间时使用。
该设备具有多个通信接口：三个MibSPI、两个SPI、一个LIN、一个SCI、三个DCAN和一个I2C模块。SPIS提供了在类似移位寄存器类型设备之间进行串行高速通信的方便方法。LIN支持本地互连标准2.0，并可使用标准非归零（NRZ）格式作为UART全双工模式。
DCAN支持CAN 2.0（A和B）协议标准，并使用串行多主通信协议，该协议有效支持分布式实时控制，通信速率高达1Mbps。DCAN非常适合在噪声和恶劣环境（例如，汽车网络和工业现场总线）中运行的系统，这些环境需要可靠的串行通信或多路布线。
I2C模块是一个多主通信模块，通过I2C串行总线在微控制器和I2C兼容设备之间提供接口。I2C支持100和400 Kbps的速度。
调频锁相环（FMPLL）时钟模块用于将外部频率参考值与内部使用的较高频率相乘。该设备上有两个FMPLL模块。启用时，这些模块向全局时钟模块（GCM）提供七个可能的时钟源输入中的两个。GCM管理可用时钟源和设备时钟域之间的映射。
该设备还具有一个外部时钟预分频器（ECP）模块，当启用时，在ECLK引脚（或球）上输出一个连续的外部时钟。ECLK频率是外围接口时钟（VCLK）频率的用户可编程比率。该低频输出可作为设备工作频率的指示器进行外部监控。
DMA控制器有16个通道、32个外围请求和内存上的奇偶保护。在DMA中内置了一个MPU，以限制DMA指定的内存区域，并保护存储系统的其余部分免受DMA的任何故障。
错误信号模块（ESM）监控所有设备错误，并在检测到故障时确定是否产生中断或是否触发外部Error引脚。ERROR引脚可作为微控制器故障状态的指示器进行外部监控。
外部存储器接口（EMIF）提供片外扩展能力，能够与同步DRAM（SDRAM）设备、异步存储器、外围设备或FPGA设备接口。
实现了多个接口，以增强应用程序代码的调试能力。除了内置的ARM Cortex-R4F CoreSightdebug功能外，外部跟踪宏单元（ETM）还提供程序执行的指令和数据跟踪。出于检测目的，实现了RAM跟踪端口（RTP）模块，以支持CPU或任何其他主机对RAM和外围访问的高速跟踪。数据修改模块（DMM）提供了将外部数据写入设备内存的能力。RTP和DMM对应用程序代码的程序执行时间没有影响，或者影响最小。参数覆盖模块（POM）可以将闪存访问重新路由到内部存储器或EMIF。这种重新路由允许对参数和表的生产代码进行动态校准，而无需构建显式访问RAM的代码或停止处理器对数据闪存进行编程。
RM48Lx30设备具有集成的安全功能和广泛的通信和控制外围设备选择，是安全关键的高性能实时控制应用的理想解决方案
特色
- 安全关键应用的高性能微控制器
- 双CPU在Lockstep中运行
- 闪存和RAM接口上的ECC
- CPU和片上RAM的内置自检（BIST）
- 带错误引脚的错误信号模块
- 电压和时钟监控
- ARM Cortex-R4F 32位RISC CPU
- 高效1.66 DMIPS/MHz，8级流水线
- 单精度和双精度FPU
- 12区域存储器保护单元（MPU）
- 具有第三方支持的开放式体系结构
- 操作条件
- 系统时钟高达200 MHz
- 核心电源电压（VCC）：标称1.2 V
- I/O电源电压（VCCIO）：标称3.3 V
- ADC电源电压（VCCAD）：3.0至5.25 V
- 集成存储器
- 3MB程序闪存，带ECC（RM48L930）
- 2MB程序闪存，带ECC（RM48L730/530）
- 256KB RAM，带ECC（RM48L930/730）
- 192KB RAM，带ECC（RM48L530）
- 64KB闪存，带ECC，用于仿真EEPROM
- 16位外部存储器接口
- 通用平台架构
- 跨系列的一致内存映射
- 实时中断（RTI）计时器OS计时器
- 96通道矢量中断模块（VIM）
- 2信道循环冗余校验器（CRC）
- 直接存储器存取（DMA）控制器
- 16个通道和32个外围请求
- 控制包RAM的奇偶校验保护
- 由专用MPU保护的DMA访问
- 带内置滑差检测器的调频锁相环（FMPLL）
- 独立的非调制PLL
- 跟踪和校准功能
- 嵌入式跟踪宏单元（ETM-R4）
- 数据修改模块（DMM）
- RAM跟踪端口（RTP）
- 参数叠加模块（POM）
- 多个通信接口
- 通用串口总线
- 2端口USB主机控制器
- 一个全速USB设备端口
- 三个CAN控制器（DCAN）
- 64个邮箱，每个都有奇偶校验保护
- 符合CAN协议版本2.0B
- 标准串行通信接口（SCI）
- 局域互联网络（LIN）接口控制器
- 符合LIN协议2.1版
- 可配置为第二个SCI
- 内部集成电路（I2C）
- 三个多缓冲串行外围接口（MibSPI）
- 128个字，每个字具有奇偶保护
- 两个标准串行外围接口（SPI）
- 通用串口总线
- 两个新一代高端定时器（N2HET）模块
- N2HET1:32个可编程通道
- N2HET2:18个可编程通道
- 160字指令RAM，每个带奇偶校验保护
- 每个N2HET包括硬件角度发生器
- 每个N2HET配备MPU的专用高端传输单元（HTU）
- 两个12位多缓冲ADC模块
- ADC1:24信道
- ADC2:16信道与ADC1共享
- 64个结果缓冲区，每个都有奇偶校验保护
- 能够产生中断的通用输入/输出（GPIO）引脚
- ZWT封装上的16个引脚
- PGE封装上的10个引脚
- IEEE 1149.1 JTAG，边界扫描和ARM CoreSight组件
- JTAG安全模块
- 包装
- 144针四芯扁平封装（PGE）[绿色]
- 337球栅阵列（ZWT）[绿色]
