Zynq®UltraScale+™ RFSoC系列将多频带、多模式蜂窝无线电和电缆基础设施（DOCSIS）的关键子系统集成到SoC平台中，该平台包含功能丰富的64位四核Arm®Cortex™-A53和基于双核Arm Cortex-R5的处理系统。
将处理系统与UltraScale相结合™ Zynq UltraScale+RFSoC系列的体系结构可编程逻辑和RF ADC、RF DAC和软判决FEC能够实现完整的软件定义无线电，包括直接RF采样数据转换器，实现CPRI™ 在单个高度可编程SoC上实现千兆以太网到RF。
三代Zynq UltraScale+RFSoC集成了多达16个信道的RF ADC和RF DAC，均具有优异的噪声频谱密度。RF数据转换器还包括功率高效的数字下变频器（DDC）和数字上变频器（DUC），其包括可编程内插和抽取、NCO和复合混频器。DDC和DUC也可以支持双频操作。关键特征和采样率见表1。
特色
射频数据转换器子系统概述
大多数Zynq UltraScale+RFSoC包括一个RF数据转换器子系统，该子系统包含多个射频模数转换器（RF ADC）和多个射频数模转换器（RF DAC）。高精度、高速、功率高效的RF ADC和RF DAC可以单独配置用于真实数据，也可以成对配置用于真实和虚拟I/Q数据。
软判决前向纠错（SD-FEC）概述
一些Zynq UltraScale+RFSoC包括高度灵活的软判决FEC块，用于对数据进行解码和编码，以控制在不可靠或有噪声的通信信道上的数据传输中的错误。SD-FEC块支持用于5G无线、回程、DOCSIS和LTE应用的低密度奇偶校验（LDPC）解码/编码和Turbo解码。
处理系统概述
Zynq UltraScale+RFSoC具有四核Arm Cortex-A53（APU）和双核Arm Cortex-R5（RPU）处理系统（PS）。为了支持处理器的功能，PS中包括许多具有专用功能的外围设备。为了连接到外部存储器以进行数据或配置存储，PS包括多协议动态存储器控制器、DMA控制器、NAND控制器、SD/EMC控制器和Quad SPI控制器。除了与外部存储器接口外，APU还包括一个一级（L1）和二级（L2）缓存层次结构；RPU包括L1高速缓存和紧密耦合存储器子系统。每个都可以访问256KB的片上存储器。对于高速接口，PS包括4个信道的发送（TX）和接收（RX）收发器对，称为PS-GTR收发器，支持高达6.0Gb/s的数据速率。这些收发器可以连接到支持5.0GT/s（Gen2）PCIe®的高速外围模块，作为x1、x2或x4配置中的根复合体或端点；1.5Gb/s、3.0Gb/s或6.0Gb/s数据速率的串行ATA（SATA）；以及多达两个通道的DisplayPort，数据速率为1.62Gb/s、2.7Gb/s或5.4Gb/s。PS-GTR收发器还可以通过USB 3.0和串行千兆媒体独立接口（SGMII）连接到组件。对于一般连接，PS包括：一对USB 2.0控制器，可配置为主机、设备或随身携带（OTG）；I2C控制器；UART；以及符合ISO11898-1的CAN2.0B控制器。还有四个三倍速以太网MAC和128位GPIO，其中78位通过MIO提供，96位通过EMIO提供。基于Arm AMBA®AXI4协议的高带宽连接将处理单元与外围设备连接起来，并在PS和可编程逻辑（PL）之间提供接口。
I/O、收发器、PCIe、100G以太网和150G因特拉肯
数据通过高性能并行SelectIO的组合在芯片上和芯片外传输™ 接口和高速串行收发器连接。I/O块通过灵活的I/O标准和电压支持为尖端的存储器接口和网络协议提供支持。基于UltraScale体系结构的设备中的串行收发器传输数据的速度高达28.21Gb/s，与上一代收发器相比，25G+背板设计的每比特功耗大大降低。除PS-GTR外，所有收发器都支持8.0GT/s（Gen3）和16.0GT/s（Gen 4）PCIe所需的数据速率。PCIe的集成块可以配置为端点端口或根端口，支持多种链路宽度和速度，具体取决于目标设备速度等级和封装。用于150Gb/s Interlaken和100Gb/s以太网（100G MAC/PCS）的集成块扩展了UltraScale的功能™ 设备，为Nx100G交换机和网桥应用提供简单、可靠的支持。
时钟和内存接口
Zynq UltraScale+RFSoC包含强大的时钟管理电路，包括时钟合成、缓冲和路由组件，它们一起提供了一个高性能的框架以满足设计要求。时钟网络允许极其灵活的时钟分布，以最小化与时钟信号相关的偏斜、功耗和延迟。时钟管理技术与专用存储器接口电路紧密集成，以支持高性能外部存储器，包括DDR4。除了并行存储器接口之外，Zynq UltraScale+RFSoC还支持串行存储器，例如混合存储器立方体（HMC）。
路由、逻辑、存储和信号处理
包含6输入查找表（LUT）和触发器的可配置逻辑块（CLB）、具有27x18乘法器的DSP片、具有内置FIFO和ECC支持的36Kb块RAM以及4Kx72 UltraRAM块均通过大量高性能、低延迟互连连接。除了逻辑功能外，CLB还提供移位寄存器、多路复用器和进位逻辑功能，以及将LUT配置为分布式存储器的能力，以补充高性能和可配置块RAM。DSP芯片具有96位宽的XOR功能、27位预加法器和30位A输入，执行许多独立的功能，包括乘累加、乘相加和模式检测。
配置、加密和系统监控
Zynq UltraScale+RFSoC通过配置安全单元（CSU）引导，该单元支持通过256位AES-GCM和SHA/384块进行安全引导。CSU中的加密引擎可以在RFSoC中用于用户加密。系统监视器可通过片上温度和电源传感器监控物理环境，还可监控多达17个外部模拟输入。
