单纯的加密技术不足以解决芯片外存储器的安全问题，而是需要硬件加速来最大限度地减少性能权衡，并需要防篡改硬件来消除侧信道攻击。

Scott Best（资料来源：Rambus）

计算、存储和内存的进步为各种创新铺平了道路，从先进的传感器融合到自动驾驶和机器学习（ML）。但随着新技术的出现，新的威胁也随之而来，随着记忆的发展，网络犯罪的机会也在增加。

在传统的计算环境中，小型的秘密算法可能主要被限制在安全处理器包围区内的片上存储器中。但在最先进的人工智能（AI）和ML算法中，数据集的大尺寸通常意味着大部分数据驻留在片外动态随机存取存储器（DRAM）中。不幸的是，这种记忆更容易被对手攻击。对“数据即IP”的担忧也延伸到多租户环境，在多租户环境中，多个虚拟机（VM）同时共享相同的物理内存。所谓的“跨虚拟机攻击”（例如。，赛艇锤作为拒绝服务甚至特权升级的工具）越来越受到关注。

传统的端点安全性无法防御基于内存的攻击，因为它们可能在芯片外部无形地发生。例如，有几十个内联DRAM套接字测试仪和流量分析器，它们可以重新用于复制DRAM内容、插入恶意流量，甚至重放真实但过时的DRAM流量。

权衡和后果

密码学仍然是保护数据安全的最有效工具，但随着对抗性攻击的发展，很难在不影响性能的情况下优先考虑安全性，包括数据隐私、数据真实性和数据新鲜度。

对称协议，如AES加密协议，非常适合实现非易失性“静止数据”和德拉姆“运动中的数据”。数据身份验证可以使用加密哈希和非对称协议以及消息身份验证代码和身份验证标签的组合来实现。通过将数据隐私与数据身份验证防御相结合，攻击者被禁止在未经检测的情况下查看或修改数据，尽管身份验证过程通常是设备操作系统在通电后可能需要一两秒钟才能加载的原因。

数据新鲜度要复杂得多。需要先进的元数据技术来检测和防止对手将系统恢复到不太安全的状态。正在完成数据隐私，身份验证和新鲜度是一项艰巨的任务，在保持性能速度的同时完成它们几乎是不可能的。

然而，加密并不是一个完整的解决方案，因为它无法阻止对手通过“后门”获得访问权限。即使加密协议没有明确的实现错误，最直接的实现也不会考虑“侧通道”攻击，例如算法的功耗和密钥材料之间的相关性。

敌人现在期望他们感兴趣的数据被加密，并且系统中的所有软件在执行之前都经过身份验证。他们可以将攻击技术集中在感兴趣的关键材料的侧通道恢复上，或者通过针对处理器控制流机制的基于软件的攻击绕过身份验证检查。

追求高级密码学

那么，如果密码学有性能权衡，并且仍然为对手提供了“后门”，那么我们如何成功地保护内存？很明显，密码学必须具有防篡改性和硬件加速性。

防篡改密码硬件核心在集成到ASIC或FPGA设计中时，会调用针对差分功率分析（DPA）、差分电磁分析（DEMA）和故障注入攻击（FIA）的对策。抗DPA内核集成了算法级别的对抗措施，在不影响性能和功率预算目标的情况下提供最高级别的安全性。类似地，FIA抵抗核心检测并抵消寄存器中的目标“位翻转”，在观察到活动FIA技术时进行标记，并限制其影响加密硬件核心。

防篡改、基于硬件的加密技术提供了这些对抗措施以及性能加速，使操作比软件更快地进行，并允许将计算资源用于增强安全性。例如，对将在安全处理器内执行的代码进行身份验证检查可以确保控制流的完整性，防止通过基于软件的攻击对该攻击表面进行对抗性利用。

仅靠密码学是不足以解决内存安全问题的。尽管如此，通过利用硬件加速来最大限度地减少性能权衡，并利用防篡改硬件来消除最明显的侧信道攻击，对手将发现芯片外DRAM存储器系统可以变得与传统的片上存储器系统一样安全。

-Scott Best是Rambus公司硅安全产品部的高级主管。

>>这篇文章最初发表在我们的姐妹网站上，EE时间.